输入时钟100MHMz，用的RI；输出4路96MHz时钟，LVCMOS。用的TI的GUI软件计算的，如下图。现在的问题是：
1、输出时钟始终都只有82MHz，而且期望的输出频率越高比如120MH，160MHz，那么实际输出时钟偏差就越大；相反，期望频率越低，实际得出的频率反而会越好；如果不用VCO，而是直接输出分频，则输出时钟很正常；这是为什么啊？PLL Lock的引脚是低电平。
2、为什么GUI中VCO Calibration Word中的Calibrate不能用啊？
3、Loop Filter的开环、闭环、相位图对不对啊？对这一块不是很明白，电容电阻的值是自己慢慢试的，直到没出现警告为止。
4、如果输出频率锁定正常，那么寄存器8中的PLLLockPin位是不是应该是1？
Loop Filter的计算如下图:
开环、闭环、相位图如下：
