各位高手，我最近设计的板卡上用到了CDCM6208V1给DSP供时钟，目前遇到了PLL不能锁定的情况。
时钟源是30.72MHz的差分晶振，LVDS电平，原理图部分如下：
为了配置简单，我采用了Pin_mode模式，参考datasheet查表选择合适的输出时钟频率，通过对PIN0~4进行上拉下拉完成配置。我采用的PinMode 31-V1如下图：
上电之后，PLL_LOCK大概5s之后才能上来，过了10s之后就掉下去了，实测各输出时钟均低于设定值，比如25MHz测得为23.8MHz，156.25MHz测得为140MHz左右。
我把30.72MHz的差分晶振换做25MHz的差分晶振，采用PinMode 19-V1如下：
上电后PLL立刻锁住，各输出时钟实测均正确。请问这是怎么回事呢？
