MDIO信号电平接上PHY后电压为1V，断开PHY后电压正常为1.8V，是什么原因造成这样的呢，附上原理图DP83867 PHY.pdf
图一
图二
补充：
芯片丝印
CH1：MDC CH3：MDIO_MAC CH2：MDIO_PHY
RESET（reset=0）期间MDIO电平是正常的
RESET完成后（reset=1）访问MDIO电平就被拉低了
在MAC和PHY间串100OHM电阻，MAC端正常，PHY端被拉低了
终上定位到应该是PHY这边的问题，但不清楚哪里出问题了
您好，您使用的是DP83867的PAP封装还是RGZ封装？因为RGZ封装的话，GPIO的功能是通过GPIO_MUX_CTRL配置的。
但是这个不适用于PAP封装，所以我担心是RGZ封装，GPIO的功能是根据这个寄存器配置决定的，从而影响MDIO。
否则理论上来说，GPIO就是通用GPIO口，不会影响到MDIO。
这个寄存器和PAP封装有关，我们这边没配这个寄存器，是不是默认配置了？
是的。没有配置就是默认的，或者说即使配置了，使用RGZ封装也不会改变GPIO的功能。这个寄存器对RGZ封装不起作用
我看着后面一个寄存器和RGZ(我们所使用的封装）相关，我外部上拉（GPIO0和GPIO1均上拉）后内部如何配置才能避免影响MDIO的情况。
是的，上面附图我附错了，应该是这个寄存器。因为您提到悬空GPIO可以解决问题，而GPIO内部已经下拉，所以外部悬空相当于一直保持低电平。
所以这里7:4 和3:0 都配置为1000： constant 0，常数0。相当于外部GPIO 悬空处理。您验证下是否能解决您的问题。
