设计介绍：
我是参考6678评估板进行的时钟设计，将CDCE62005两级串联，第一级25M晶振输入，+/-50ppm精度，输出依次为66.67M、100M、66.67M、100M、100M，同时将第二路输出的100M接入第二级62005的PRI输入端，AC耦合，输出4路156.25M，最后一路关闭。
两级的PFD均为3.125M，CP CURRENT均为2mA，输出均为LVDS。
问题描述：
在常温进行验证过程中，发现第二级芯片会有偶发性失锁，失锁的时间约为2us。调节两级的环路带宽(第一级为130K左右，第二级为210K左右)以及锁定检测大小后（第一级检测窗为3.4ns，第二级为28.6ns），失锁概率明显降低，且失锁时间降低为0.3us左右，但仍旧失锁，大家有没有好的意见或者建议，能够使其不再失锁，谢谢大家！
寄存器配置详述：
第一级时钟芯片：register0（32'hE902_0320）；register1（32'hE984_0301）；register2（32'hE902_0302）；register3（32'hE984_0303）；
register4（32'hE984_0314）；register5（32'h101C_0BE5）；register6（32'h04BE_0F06）；register7（32'hFC13_7737）；
第二级时钟芯片：register0（32'hE984_0320）；register1（32'hE984_0301）；register2（32'hE984_0302）；register3（32'hE984_0303）；
register4（32'h6884_0314）；register5（32'h387C_0BF5）；register6（32'h84BE_19A6）；register7（32'hFC93_B9F7）；
