SN74AHC1G08: SN74AHC1G08DRLR输出加下拉电阻

您好，

      SN74AHC1G08 器件是一个单通道双输入正与门。该器件以正逻辑执行布尔函数 Y = A ● B 或  。

      两个输入脚PG ACOK 上拉，那么上电时默认是高电平，此时4脚输出即为高。

alice 你好

    非常感谢你的回复，因为其中有一路是驱动NMOS的，按道理，需要在NMOS的G极下拉到地，因此，SN74AHC1G08 需要一个下拉，其它两路类似，是cpld的输入，需要加一个电阻，提供默认电平，假设SN74AHC1G08所在的这个板子不在位的话，那么就由下拉电阻起作用，但当SN74AHC1G08所在的这个板子插上的时候，就相当于在SN74AHC1G08 的输出端加了一个下拉，不知道这样是否可以，请帮忙看看，谢谢。