您好：
请问下面这种图，将D和Q反连接到了一起，那D的电平是高还是低啊？我最近改以前同事的电路（我们也是电源按键类的），看到他这里也是这样连接的，但不太理解。
按照下面的真值表，按键按下后，4013芯片的CLK上升沿，然后Set和reset都是0，但是D的电平是啥呢，因为它跟Q反连接到一起了呢，而Q反是个输出啊。
非常感谢。
您好：
请问下面这种图，将D和Q反连接到了一起，那D的电平是高还是低啊？我最近改以前同事的电路（我们也是电源按键类的），看到他这里也是这样连接的，但不太理解。
按照下面的真值表，按键按下后，4013芯片的CLK上升沿，然后Set和reset都是0，但是D的电平是啥呢，因为它跟Q反连接到一起了呢，而Q反是个输出啊。
非常感谢。
您好，目前我们在对CD4013B的仿真及测试过程中发现，CD4013B芯片的标称静态功耗为＜2uA，实测静态功耗（只给电源管脚供电，其他管脚悬空测试）为831uA，为什么会出现这样的差异？测试环境：供电电压12V,常温环境下测试。项目紧急，望早日答复，感谢支持。
请问TINA仿真CD4013型号的D触发器电源和地引脚隐藏了怎么接？是默认接了吗？
您好，
有一个关于Clk上升沿时间的疑问，请支持，谢谢。
CD4013B供电电压为5V：
1.从CD4013B的规格书中可以看到trCLmax=15us，这里的trCL指的是Clk从0升到1的时间吗？如果是的话，那和fCL的频率范围有点矛盾呀。如果按照trCLmax=15us，那CLK的时钟频率最快频率=0.3MHz，达不到7MHz啊，是我哪里搞错了？
2.为啥规格书里面trCLmax=15us，而tr=20ns，这两个参数是同一个参数吗？如果不是trCL和tr分别代表啥信号的上升沿…
请问CD4013B的CLOCK管脚所接的时钟信号在芯片供电为15V时需要达到多少伏才能被识别为上升沿？
CD4013B的CLOCK管脚的逻辑高阈值与供电电压有关吗？我在实际实验的过程中，CD4013采用15V供电，而CLOCK管脚采用5V的TTL电平，发现电路的输出不正常，请问是否为CLOCK管脚电压过低导致？
我们收到货的脚的镀层是淡黑色，样板是银色，请帮忙看下是什么原回，谢谢！
