This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] INA237:I²C μ s 时序要求 t_HDDAT

Guru**** 2348570 points
Other Parts Discussed in Thread: INA237
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1508773/ina237-i2c-timing-requirement-t_hddat

器件型号:INA237

工具/软件:

您好、

我对 INA237的 I²C μ s 时序要求有疑问、如数据表的第6.6节"时序要求(I2C)"中所述。 参数 t_HDDAT (数据保持时间)给出了最小值= 10ns 和最大值= 900ns。 我不确定以下两种解释中哪一种是正确的:

1.从器件到主器件传输:当主器件从 INA237读取时、INA237将在 SCL 下降沿10ns 和900ns 之间的某个时刻更新 SDA。 因此、主器件必须在从器件的更新窗口之前对数据进行采样。

2、主从传输:当主器件写入 INA237时、主器件必须在 SCL 下降沿后10ns 至900ns 之间驱动 SDA。

哪种解释是正确的? 如有任何澄清、将不胜感激。

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    从电气方面讲、主器件和从器件之间没有区别。 时钟信号始终由主器件生成;在 SCL 的上升沿对 SDA 线进行采样。 通常、驱动 SDA 线路的器件会更改 SCL 下降沿的线路、以确保满足建立时间/保持时间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Haya、

    除了 Clemens 所说的之外、900ns Max 基于400kHz 的时间。 (请注意该值在高速模式下是如何变化的。 同样、如果通信速度低于400kHz、您可能有更多时间)。 此外、请注意数据表第7.5.1节中有关 t_HDDAT 的以下信息:

    此致、

    Mitch

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复。 我现在明白、t_HDDAT 在 INA237驱动 SDA 和 I²C Ω 主器件驱动 SDA 时均适用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复。
    我现在知道、t_HDDAT 最大值(900ns)是根据快速模式(400kHz)指定的。
    我还有一个问题:在标准模式(100kHz)下运行总线时、我是否可以假设 t_HDDAT 窗口大约会延长四倍?
    在满足上升/下降时间要求的同时、我的 SCL 波形有些舍入、因此我想在该窗口内尽可能延迟主器件的 SDA 转换。
    另外、由于我在此设置中不使用 A0/A1引脚、因此我可以忽略地址引脚保持要求。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Haya、

    在标准模式(100kHz)下运行总线时、我是否可以假设 t_HDDAT 窗口大约会延长四倍?

    是的、这大约是新窗口。  

    此致、

    Mitch

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Mitch、

    感谢您的确认。 现在我知道100kHz 下的 t_HDDAT 窗口大约延长了四倍。 这个答案可以解决我的问题。 我会将该线程标记为已解决。

    再次感谢您的帮助!