[参考译文] OPA210：TI-PSpice 仿真收敛问题

尊敬的 Bill：  

您尝试在输出端调节的输出电压是多少？ 输出电流要求是什么？ 是否高达1Adc？  

对于 NMOS 串联稳压器、Q1的栅极电压必须大于 Vout 才能打开 Q1。 我想您可以考虑在 Q1使用 PMOS 进行设计配置。  

请提供上述信息、我将了解问题的原因。  

此致、

Raymond

嗨、Raymond

感谢您的支持。 VCON=4V 时、采用电压的系数为20、因此预期输出电压为80V。 输出电流需要大于2ADC 的大电流和大于10A 的瞬态电流。

是的、PMOS 在此处易于驱动。 但 TI 的 PMOS 无法承受超过100V 的电压。 此外、在市场上、NMOS 的选择比 PMOS 更多、因此、我更喜欢在此处使用 NMOS。 此处中的 R1为 Q1提供了一个潜在的 DIVE 通道。 也就是说、R1和 Q2构建了一个分压器并驱动 Q1。

如果您还有其他问题、请告诉我。 谢谢。

此致、

Bill

嗨、Raymond

电路似乎没有问题。 让我们做一个分析草案。  

1、如果输出高于预期、则误差放大器的同相输入将高于预期、误差放大器的输出将会变化更高。 这将导致 Q2的 D 极 下降。 然后输出电压将为低电平。

2、 如果输出低于预期、误差放大器的同相输入将低于预期、误差放大器的输出将变低。 这将导致 Q2的 D 极点 上升。 然后输出电压会更高。

因此、它是一个负反馈系统。

下面是我使用其他软件的仿真结果。

e2e.ti.com/.../HVLinear.asc

此外、还附有仿真文件以供参考。  

请告诉我您的意见。 谢谢。

此致、

Bill

尊敬的 Bill：  

当输出与设定点不同时、您只分析两种情况。 当 V_error = 0时会发生什么情况、这就是真正需要积分器的地方。 如果电路需要进行精确调节、则需要为反馈环路的误差放大器提供真正的积分器。 尝试在输出端注入脉冲负载、并查看稳压器的行为。 我认为这将会振荡。   

我无法通过 E2E 使用 LTSpice 仿真。 但是、您有一个积分器、将 V_feedback 节点馈送到同相节点。 通常情况下、它是相反的。 电路可能存在稳定性风险。 我回顾过、Vref (例如4.00V)应该连接到同相输入、该节点上的噪声在稳压器输出端增益、而不是衰减(我认为这就是您得到的)。 必须进行循环分析才能找出这个问题。  

如果您有其他问题、请告诉我。  

此致、

Raymond