请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV1851-Q1 工具/软件：
我只需确认、 当 IN+/-处于正电压时、0V 电源的输入漏电流将~55nA。 本质上、与数据表中 1.8V 电源图（图 6-9）中所示的行为相同、但电流“阶跃“变为 0V。 虽然这似乎是隐含的、但我的客户正在寻求更明确的理解。
其次、 我是否理解正确：当电源阻抗为高阻态时、ESD 结构可以防止电源由于输入泄漏而上升？ 或者实际上、漏电流只会流过 V-引脚。
谢谢、
Matthew Guibord
