This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA2171:【封装】检查

Guru**** 2335380 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1511268/opa2171-package-checking

器件型号:OPA2171

工具/软件:

您好、  团队、

 客户希望知道 0.65mm 间距和 1.27mm 间距的容差、如下所示。

 我们是否有一些信息来确认这里的间距范围? 检查的 TK。

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、

    让我再深入了解一下、我会回来联系您。

    谢谢您、

    嘉莉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、

    下面突出显示的数字显示了容差。 因此、SOIC 封装的容差为 0.010in 、VSSOP 封装的容差为 0.008in。

    谢谢您、
    嘉莉  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Carrie、

     请检查此处的评论。

     0.65mm 间距的容差似乎为±0.13mm? 因此、 最大 间距= 0.65+0.13mm、最小 间距= 0.65mm - 0.13mm?

    `s 驾驶室靠近 0.13 M 的含义是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、

    是的、正确。 C、A 和 B 是指 机械制图的特定测量值。 例如、“B"是“是指器件的宽度。

    此致、
    嘉莉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Carrie、

     但我们可以看到 A 的范围为 2.9~3.1、B 的范围也相同。

     C 显示为 0.1 典型值但无容差。

    很奇怪、3.1-2.9 不等于 0.13、C 0.1 > 0.13、您能解释更多吗? Tks

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、  

    我们的包装团队会很容易地回答这个问题。 因此、我正在寻找一位内部联系人、他们可以回答与包装相关的问题。  

    此致、  
    Chris Featherstone

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Carrie、

     你能帮助包装团队在这里帮助评论吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、  

    让我看看我是否可以找到并转移给包装团队。 请给我们一天左右的时间。  

    此致、

    Raymond  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、  

    嘉莉是哦。 很抱歉耽误你的时间。  

    很奇怪、3.1-2.9 不等于 0.13、C 0.1 >0.13、您能解释更多吗? 此处 Tks

    以下标记表示针脚公差的机械基准控制。 无论如何、我必须查看它、并且在工程图中指定了引脚的公差(我必须使用 GD&T 术语)。  

    如果您还有其他问题、请向机械工程师展示工程图、他将告诉您这些标记的含义。

    如果您有其他问题、请告诉我。  

    此致、

    Raymond  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Raymond:

     这种新的解释,但客户谁只是 CQE , 不是一个  机械工程师 ,所以他们仍然不清楚如何反映在毫米的公差.

     是否有明确的计算器语言来反映  0.65mm 的容差? 我认为一个公式来说明如何计算它将是完美的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、  

    我们将与我们的机械工程师确认计算结果,并告知您。 从工程图中可以看出、框架间距估计如下。  

    如果您有其他问题、请告诉我。  

    此致、

    Raymond

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Allen、

    请参阅以下内容、了解封装工程师有关引线间距容差的响应。

    SOIC 和 VSSOP 引线的容差因其尺寸、引线间距和整体设计差异而异。

    一般来说、VSSOP 的引线容差比 SOIC 更严格、因为 VSSOP 是一款引线间距更小、更密集的封装。

    请参阅下表。

    SOIC

     VSSOP

    引脚间距

    1.27mm

    0.65mm

    0.5mm

    引线宽度(取决于引线间距)

    大约 0.35mm - 0.51mm

    约 0.17mm - 0.27mm

    引线宽度容差

    0.25 毫米

    0.13mm

    0.08mm

    文档的来源

    JEDEC MO-059

    JEDEC MO-187

    以上是通用范围和典型值。 由不同半导体制造商生产的特定 SOIC 或 VSSOP 组件可能具有略微不同的引线尺寸和容差。 JEDEC MO-059 和 MO-187 是公开文档、 可从 JEDEC 网站下载。

    此致、
    嘉莉