[参考译文] JFE2140：电流噪声密度

您好、Chris、

感谢您发送编修。 您提供的图片显示了以输入为基准的电压噪声密度。 我的问题与电流噪声密度有关。 电流噪声密度是使用高值栅极电阻器测量的、例如 10-100G Ω、然后从测得的总噪声中减去电阻器本身的噪声。 我期望看到的电流噪声密度与频率无关（例如如 https://www.ti.com/lit/an/sboa060/sboa060.pdf 的图 5 所示）、 可能是 1/f 噪声分量。 不过、得到的电流噪声密度会随频率的增加而增加。 我试图理解我犯了什么错。

再次感谢您

Dimitri。  

尊敬的 Dimitri：  

我的道歉。 我漏掉了电流噪声。 Art Kay 是我们的噪音专家。 他写了一本关于噪声的书以及几个应用手册。 我直接与他合作,并将在今天就你的问题与他协商。 这是他最新的应用手册、您可能会发现有关 CMOS 和 JFET 放大器中电流噪声影响的有用信息。  

https://www.ti.com/lit/an/sboa570/sboa570.pdf?ts = 1757385420542

我会在今天结束时跟进你的问题。  

此致、  
Chris Featherstone

您好、Chris、

感谢您提供该应用手册的链接。 我的设置完全遵循应用手册 “测量低电流噪声水平“的第 7 段。  当我测量 JFET 而不是运算放大器时、遵循图 5-3  同相配置。  电阻值为 100GΩ 10m Ω、 寄生电容约为 0.2pF（PTFE 基板）、寄生电阻电容约为 0.02pF。 我 是否应该考虑电阻器的分布式元件模型（而不是块状元件模型）？

感谢您的支持、

Dimitri

尊敬的 Dimitri：  

我与 Art 交谈,他推荐集总模型。 他没有考虑分布式模型方法。 由于电压噪声和输入电容、电流噪声将取决于频率、如下所示：

IN = Xc/(Xc)；Vn 随频率降低、因此电流噪声随频率升高。

我应该指出的另一点是、使用分立式 JFET 可能有点棘手、那就是当 Vds 高于 5V 时、偏置电流会变得非常高。 低频电流噪声取决于偏置电流。  

此外、当 IDS 高于 10mA 时、电压噪声也会升高。 如果 VDS 和 IDS 在这些地区运行、这可能会使水域变得泥泞。  

我希望这些信息对您有所帮助。 如果需要任何澄清、请告诉我。  

此致、  
Chris Featherstone

您好、Chris、

感谢您展示 “ CMOS 和 JFET 放大器中电流噪声的影响“图形。这种电流噪声行为发生在反馈放大器的第一级、我们将讨论独立的 JFET。 在我的测试中、Vds 约为 4V 且 1mA。

再次感谢您、

Dimitri  

尊敬的 Dimitri：  

我们正在讨论独立的 Jfet

同样的概念也适用于单个 JFET。 输入容抗随频率降低将导致电流噪声随频率升高以相同的方式增加。  

此致、  
Chris Featherstone

“Art of Electronics（电子艺术）“、第 3 版 8.11.3 ENC 噪音问题（第 538-539 页） 反馈力 2πEnCin、反相端子（其电容 Cin 接地）产生实际输入电流 IN (t)=Cin DVN (t)/dt（其中 Vn (t) 是运算放大器的输入噪声电压）；表示为噪声密度、我们得到 IN = EnωCin Δ V=Δ V f。“

独立 JFET 是这种机制。

尊敬的 Dimitri：  

我们预计、由于电容电抗随频率降低、电流噪声会随频率升高。 我也是由我们的 JFET 设计师运行的,他确认,他希望它会增加,因为这个原因。  

此致、  

Chris Featherstone

您好、Chris、

谢谢你的注意,我有一个老出版物的范德齐尔。  务必记住、不仅 Cgs 和 CGD 决定了电流噪声密度、还决定了电路元件和寄生效应。 发布的电流噪声密度对交流短路漏极、源极和接地有效、对于其他电路（例如跟随器，放大器等）、可能会有所不同。

感谢您进行富有成效的讨论、

Dimitri

您好、Chris、

这种测量设置是否正确？

1) 使用 SMU1 设置 VDS

2) 通过 SMU2 设置 ID

3) 借助交流电源、测量频率响应并计算 Z、在 GATE (R||(Cparasitic + Cgs + CGD) 和级增益下看到

4) 使用 FFT 框测量噪声

5) 取测得的噪声、除以阻抗、频率和增益

6) 后处理产生的电流噪声、以消除电阻器 R 噪声电流的影响  

谢谢！

尊敬的 Dimitri：  

这是设置、但是处于开环中、进行该测量的同事说、他更喜欢我的应用手册中的闭环解决方案、因为增益是可预测的、不依赖于 JFET 的 gm。 用于收集 PDS 数据的电路显示在 JFE150 PDS 中：

下面是有关闭环电路的应用手册、您可以在其中设置可预测的增益。 本应用手册适用于您上面显示的单个 JFET 设置。 我为 JFE150 编写了该图、但当使用 JFE2140 中的单个 JFE 时、电路分析是相同的。  

JFE150 超低噪声前置放大器

对于 JFE2140、我为稍微相似的电路编写了应用手册。  

JFE2140 超低噪声前置放大器

需要注意的一点是、您需要在电源线路上进行大量滤波、或使用非常干净的电源。 JFET 上的 PSRR 为零、任何电源噪声都会扰乱测量。 我在 EVM 上的噪声测量是在上电后等待 20 分钟后完成的、以便重电源滤波的长 RC 时间恒定稳定下来。 我们甚至用电池完成了这一操作。  

此外、使用示波器求平均值很重要、Art Kay 在以下功率点对此进行了演示。 他还展示了使用油漆罐将电路与环境隔离的方法。 房间内的照明等情况会将噪声耦合到电路中、从而影响测量。 总而言之、在进行噪声测量时应特别注意。  

e2e.ti.com/.../Op_2D00_Amp-Noise-and-Measurment_5F00_Oct_5F00_2013-_2800_1_2900_.pdf

此致、  
Chris Featherstone

您好、Chris、  

感谢您发送编修

我想问一下我的设置和程序是否适合测量 电流噪声 密度？