Other Parts Discussed in Thread: OPA564
器件型号: OPA564
您‑告知 OPA564AIDWP 的上电序列吗?
根据数据表(第 14 页)、指定的序列是 先给 Vdig 上电、然后给 Vsupply 上电。 但是、由于 Vdig 电源以 V−电源轨为基准、因此按照 V−→Vdig→V+顺序加电是否更合适?
或者、该序列应该为 VDIG→V −V+或 VDIG→V+→V−→?


This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: OPA564
器件型号: OPA564
您‑告知 OPA564AIDWP 的上电序列吗?
根据数据表(第 14 页)、指定的序列是 先给 Vdig 上电、然后给 Vsupply 上电。 但是、由于 Vdig 电源以 V−电源轨为基准、因此按照 V−→Vdig→V+顺序加电是否更合适?
或者、该序列应该为 VDIG→V −V+或 VDIG→V+→V−→?


您好:
您完全正确。 数据表涵盖了单电源配置、但双电源是真正需要关注的点。
在某些情况下、V→VDIG−→V+是正确的、但这取决于电源电压。
正确识别后、VDIG 连接的电源电压限制(以 V-为基准):

奇怪的是、我需要确保 Vdig 即使在启动期间也不会超过 V-的 5.5V。 例如、假设您要使用+/–12V:
在这种情况下、我们需要非常小心地设置该电路。 该电路中的 VDIG 实际上为负、我们可以与 V-同时进行排序。 要实现有效操作、我们需要在[(–12V -–5.5V) 到–12V -–3V)]=[–6.5V 到–9V ]之间。
时序控制如下所示:

我完成两个条件:
1. Vdigital 不会超过 5.5V。
2.控制 Vsupply 以确保 Vdig 不会在启动时太晚或在斜降时太早变化
在我的仿真中、VDIG 表示将偏置 OPA564 的电路发送的波形。 Vdigital 表示 VDIG 引脚上以 V-为基准的等效单电源电压。 请注意、VDIG 必须是相对于 GND 的负电压才能使该运行正常。
实际上、可能并不总是能够确保 V-电源和 Vdig 以正确的速率和时间斜升。 在这些情况下、我可能建议在电源轨之间放置一个钳位二极管、以帮助确保 VDIG 不违反数据表。 或者、您始终可以使 Vdig 从 V-派生、从而帮助确保 Vdig 以与 V-相似的速率呈现。
您在此处有什么应用要求? 我想确保 OPA564 最适合您的 应用。
如果您有任何问题、敬请告知。
此致、
Jacob