This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/655364/tina-spice-opa313-increase-phase-margin
工具/软件：TINA-TI或Spice模型
您好，
我想知道我可以通过哪些方式来增加电路中保持相同FET的相位裕度(PM是~27)。 我知道通过选择不同的FET来降低栅极到源电容的作用，以及降低1欧姆电阻值的作用。 我想知道还有哪些其他选项可供我选择？ 谢谢！
最佳，
亚当
您好，Adam：
有两个选项。 第一个是在放大器和FET的输出之间添加一个隔离电阻器。 第二种方法是使用具有双重反馈的名为Riso的拓扑。 具有双重反馈的Riso将提供更准确的DC解决方案，但根据您的设计要求，可能不需要。
参考设计“1 %错误，0-5 V输入，0-500 mA输出，低压侧电压-电流(V-I)转换器”讨论了添加隔离电阻器以稳定(增加相位裕度)放大器的问题。
参考设计“高端电压到电流(V-I)转换器”讨论了使用Riso进行双反馈拓扑设计。
此外，我建议观看 有关 运算放大器稳定性的TI精密实验室视频，这些视频讨论了Riso和Riso与双反馈拓扑的关系。
谢谢！
Tim Claycomb
