[参考译文] JFE150：JFE150 LN前置放大器饱和度

您好，Jeremie：

您是否可以共享TSC文件？

现在不深入了解您的电路，您是否考虑过JFET具有巨大的制造公差？ 考虑栅极源切断电压和IDSS。

Kai

您好，Kai，感谢您的回复，我没有考虑过闸极电源切断电压和IDSS，我会来看一下

我的TSC文件：e2e.ti.com/.../Analogue_5F00_signal_5F00_processing_5F00_chain_5F00_LNA_5F00_parallel_5F00_JFET_5F00_LMH6624.TSC

此致，
Jeremie

Jeremie，

我在这条线路上撰写了一份应用报告，以帮助指导对话。 可在以下位置找到应用报告：

https://www.ti.com/lit/an/slpa018/slpa018.pdf?ts=1652213404751

下面是我的申请报告中的屏幕截图。  

我有几个问题需要解决电路问题。 第一个问题是，未来增长需要比测试版网络足够大。 在我的设计中，我必须在放大器周围使用一个1Mohm反馈电阻，它构成电路的互阻抗部分，如下所示。  

如上所示，使用部件L1和C2 I断开回路，绘制A电路，1/beta和闭环增益ACL与频率的对比，如下所示：

我们希望闭环增益遵循10k和10欧姆电阻产生的1/beta曲线。 闭环增益为10k/10+1 =1001或约60dB。  

为了获得这一结果，A电路需要使用1Mohm反馈电阻器来获得足够的互阻抗增益。 上闭环切断频率由A和1/B的交集决定 如上面的图2-5所示。 对于这样大的反馈电阻器，重要的是射频误差IB保持较小，以确保放大器输出的直流偏压点准确。 LMH6624是一种高速设备，具有uA范围内的大IB。

我确实注意到LMH6624的最小电源是单个电源上的5V。 为了帮助您找到合适的放大器，我有几个问题：

1)最低电源是3.3V还是可以增加？

2)您的应用程序需要什么闭环带宽？

此致，

Chris Featherstone

Jeremie，

我将您的电路简化为仅一个放大器进行分析。 我发现由于RF1错误上的IB加上Vbias和Vos，模拟输出电压为2.45V。 为了减少此错误，需要一个更低的IB设备。 LMH 6624似乎已完成安装。 电源的空载输出摆动从3.3V下降1.25V。 最小电源电压需要为5V。  

将运算放大器上的电源更改为5V，并在监控输出电压的同时应用步进信号，我看到输出直流电压稳定大约需要1/2秒。 这是由于运算放大器反馈中10uF CAP CD1和RF之间的时间常数。  

此致，

Chris Featherstone

您好，Jeremie：

正如Chris已经提到的，您的电源电压太小。 原始电路使用12伏电压运行。 您为什么使用3.3V？ LMH6624需要4.5V的最低电源电压。

JFET也以过小的供电电压运行。 请记住，门源切断电压和IDSS可能因部件而异。 但是，由于电源电压如此之小，您没有任何空间来补偿JFET的任何制造公差。

所以我的建议是：分治->先用适当的12伏电源电压来运行电路。 然后，如果一切正常，则尝试降低电源电压(如有必要)。

还有一个问题：您说输入端有LC并联电路。 但是，您的模拟使用的是具有零源阻抗的理想电压源。 这种情况不同，会对电路的稳定性产生相当大的影响。

Kai

您好，Kai和Chris，非常感谢您的帮助和详细的解释。

实际上，我在LMH6624上的最小电源电压上出错，我想避免使用另一个直流-直流转换器，因为我的电源来自一个小型3V电池。 但我想我必须改变我的计划。 我将再次使用+5V (或+12V)进行此操作，并将Rd提高到4K

我在400 kHz，+/- 100 Hz频率范围内工作。 400 kHz可更改为300 kHz至500 kHz之间的值

Chris，当您提到一台低得多的IB设备时，您是否意味着增加RB1以减少IB？ 它确实会降低我的截止频率，但正如您所解释的那样，要成为一个好的互阻抗放大器，RF需要更大一些。

Kai，我没有对LC谐振器的输出阻抗及其对JFET +运算放大器电路的影响进行正确分析。 首先，我将应用您有关电源和电阻值的所有建议。 我希望LC阻抗不会有太多的麻烦，如果有的话，我会处理的。

Jeremie

你好，Jeremie，

在以上模拟中，您将看到LMH6624反馈路径中标有IB的电流表，该电流表与电阻器RF1 = 270k串联。 由于LMH6624输入上的IB或偏置电流较大，您将在输出端观察到大直流错误。 这是由于产生了IB ON R电压错误。 理想情况下，输出电压应更接近偏压点。 但是，由于IB ON R错误较大，输出电压为2.45V，如上所示。 电阻器(RF1)越大，您的错误就越多。 但是，您需要增加电阻RF1，以便获得较大的馈送前跨阻抗增益。  

理想情况下，放大器将是具有低输入偏置电流IB的CMOS或JFET输入级。

LMH6624的IB处于uA范围内。  

此致，

Chris Featherstone  

你好，Jeremie，

请告诉我您对这种设计的看法(Tina附在底部)。  我加入了OPA354，其PA范围内的IB要低得多。 它可以是任何类似的放大器，但这只是一个示例。  

下面可以看到，我的JFE150偏置电压为2.45V的VDS和2.3mA的IDS电流。 在-3dB点或A和1/beta相交处，闭环增益为1.27MHz。 相位余量为98.97度。 闭环增益可以通过在OPA354的反馈中放置电容器来控制，以便降低馈电式增益A的带宽，从而使A和1/beta更快地相交。

e2e.ti.com/.../2376.JFE150EVM-Gain-of-1000-Freq-Analysis.TSC</s>1000

我忘了更改Vbias点的标签，但电路在SIM中仍正常工作。 它们应标记为2.5 ，如下所示。   

您好，Jeremie：

LC谐振器的L和C是什么？

Kai

您好，Chris，再次感谢您提供的有用建议。 我使用OPA354在TINA-TI上试用了您的电路，这对我的应用来说确实更好。

我在"正常"电路和T-modell电路上尝试过。 带宽很好，我想降低低频的增益，因此我将CD1从10uF降低到1uF。

IB的值现在是某个FA的值，因此比以前的布局少得多。 输出几乎为Vbias，这是完美的：

两个电路("正常"和T型)之间有一些我不了解的地方。 对于T型，我们在工作频率上具有平坦的ACL增益，但在"正常"电路上，输入来自Vin，它会创建不同的增益波形图，在200 kHz区域中有一个极，相移更大。

"正常"电路波标图：

T模型是否是分析TINA-TI上的闭环电路，相位和增益的最佳方式？

关于T型的另一个问题是，我发现输入端JFE150数据表上的示例原理图存在差异：RG位于T型上并联，原始的10欧姆rg消失。 是否有目的？ 它是否会改变某些内容？   

我还发现47欧姆的输出电阻产生了相当大的增益损失(约51 dB，约60 dB无)。 我必须检查我是保留并行OPA布局还是仅使用一个进行。

此致
Jeremie

您好，Kai，

目前，LC电路经过校准，可在300 kHz频率下产生共振。约C为3.3 nF薄膜电容器，如果我没有犯任何错误，L约为85 uh。 L具有铁氧体磁芯，可提高磁通性。

是否可以使用TINA-TI模拟LC谐振器的物理/电气行为？ 因此，对与JFE150匹配的阻抗进行更好的阻抗分析？

此致，

Jeremie

Jeremie，

我可以通过将Riso电阻移出反馈路径来调节增益峰值，如下所示。  

如下图所示，将Riso电阻器置于回路之外，我可以调节输出上的振铃。 您可以通过下面的步骤响应来查看此信息。  

我正在研究通过此设置打破循环的方法。 同时，它似乎与隔离电阻器保持稳定。  

此致，  

Chris Featherstone

Jeremie，

关于数据表中的10欧姆RG电阻。 我甚至没有在该电路的EVM中使用过此电阻器。  

https://www.ti.com/lit/ug/slpu009/slpu009.pdf?ts=1652390648296&ref_url=https%253A%252F%252Fwww.ti.com%252Ftool%252FJFE150EVM

我在实际测量中获得了与Tina模拟相同的结果：

此致，  

Chris Featherstone

Jeremie，

另一种可用于控制峰值和振铃的方法是在BETA网络中放置一个反馈电容器，如下所示：

此致，

Chris Featherstone