您好！
我们在数据表中看到关断引脚上存在下拉电阻。
我们打算执行以下原理图、以确保在3V3出现(3V3_aux 前面存在)之前 CPU 上没有电压。
在 POR 结束前、UCD 的输出未被引导、我们希望在驱动关断引脚的信号上放置一个到 P3V3_AUX 的外部上拉电阻。
但是、数据表未提供有关下拉值的信息、仅提供整个电压范围内的典型电流、因此它没有太大帮助。
您是否有有关它的更多信息？
R1上的10k 是否足以确保 TLV9152在电路板启动时关闭、直至 UCD 驱动0逻辑电平？
此致、
克莱蒙特
您好 Clement、
您希望 SDEN 引脚至少为1.1V；即3.3V - 1.1V / 10k = 220uA 流速。 典型的电流需求为0.5uA、最高可达16V！
作为上拉电阻、10K 至3.3V 绝对没问题。
您好 、克莱蒙特、
数据表中有一个统计信息部分、可帮助构建更强大的设计。
这与您的同事向您介绍的内容类似。 我将让 Ron 提供他的建议。
祝你一切顺利、
卡罗莱纳州
克莱蒙特
以下是 适用于3.3V 应用的示例数据。 初始 部分是线性的、直到充当电阻 器的 FET 的通道被挤压。 之后、电流变为恒定。 整个 温度范围内的 ISD 与电压间的关系。
不同 电源 电压[0V、3.3V、16V]的 ISD 低于
ISD vs 低于。 VSD = 16V 压紧通道(限流)
下拉 FET 的电阻基于受控 过程。
在 这种情况下、您的学院的3倍经验法则是合理的。 了解电阻器的性能后、应放心 使用 SD 引脚。
我没有找到具有 更多参数和限制的同样小、关断、相似的器件。
