[参考译文] OPA818：使用 VNA 测试 TIA

Dominik、您好！

我将通读 Sima & Michael 协助您的上一篇文章、并在此文章中查看您的信息。

请给我一些时间来查看这些信息、并以合理的方式返回给您。

最棒的

阿尔茨

尊敬的 Dominik：

将如此多的组件放入反馈环路会产生相反效果、因为每个组件和相关的铜走线都会增加不需要的寄生电感和杂散电容。 使用解补偿2.7GHz 运算放大器时、应将反馈环路中的组件数量限制为绝对最小值。

这对 VNA 电路也有效。 使用所有附加组件、您可以对原始电路进行大量更改、因此无法测量 TIA 的真正性能。 因此、我会放弃 VNA 电路、但会使电路尽可能简单、只需信任仿真。 您几乎无法完成更多任务。

我会选择该电路：

e2e.ti.com/.../dominik_5F00_opa818.TSC

为带宽留出位余量、以考虑组件容差和寄生阻抗。 我选择了84MHz 而不是50MHz。 只将一个4k99电阻器和一个0.47p 电容器放入反馈环路、不再需要任何组件。 请记住、OPA818是2.7GHz 运算放大器、不是2.7MHz。 频率响应和脉冲响应是完美的、相位稳定性分析显示了60°的极好相位裕度。

e2e.ti.com/.../dominik_5F00_opa818_5F00_1.TSC

你还需要什么？

Kai

Kai klaas69、您好、

感谢您的推荐和电路示例！ 我了解您的来源(限制组件数量等)、但遗憾的是、在将二极管放置在 PCB 上之前、我们需要一种方法来说明此电路正在工作。 我们正在与其他公司合作、在此使用未封装的组件。 该过程的末端具有高度易失性、因此二极管的耦合损耗可能很高。 在将 PCB 传输到它们以进行二极管的封边和粘接之前、我们需要至少提供一些表明电路工作正常的指示。 这样，如果最终结果不起作用，我们就可以更轻松地排除故障，避免责任游戏：) 我们可以在验证后通过取下串联电容断开此测试电路的物理连接， 假设我们可以在仿真中显示它不会显著改变电路的行为。 我认为我们非常接近现有设置、3dB 点就是它应该达到的水平、这可能是由于大33pF 分流电容器主导了额外的寄生效应。 唯一缺少的是将该 S21转换回实际的跨阻增益。

尊敬的 Dominik：

在您的方案中是错误的：

如您所述、C10必须等于检测器电容、即低于 Picofarad。 将 C10增大到4pF 会将电路转换为完全不同的电路。

再增大、我会增大 C4。 为了降低 C4的寄生电感、请并联几个相同的电容器。

请记住、OPA818输入端的铜迹线太多可能会完全改变电路。 因此、将 C10和 C4放置在最靠近 OPA818输入的位置。

我仍然不相信、在您的电路中使用 CAP-T 和巨大的33pF 是一个好的决定。 请相信我、当谈到 GHz 运算放大器时、"少得多"  

Kai

尊敬的 Kai：

我相信你：)-但我的问题仍然存在。 必须有一种方法来测试这个50MHz 电路、此电路能够在一定程度上保证"一切 看起来 都正常工作"(无焊料问题、tombstone C 等)。 如果测得的增益与"实际"电路相差5-10%：好的。 如果将 fc 压入或移出10%：也可以！ 在将电路/PCB 交付给我们的合作伙伴之前、我只需要证明它正在工作。 根据50欧姆电阻器、我同意、在1nF C4的原理图中、这将提供糟糕的匹配。 DNP 的目的是将分流电容以理想值的方式扩展至100nF。 我担心寄生 L 会毁掉我们的一天。 如果我们可以具有100nF 的电容、则串联50欧姆电阻将再次通过 C4提供良好的接地匹配。 回到办公室后、我可以在 C4处尝试100nF 的电容、但我认为我已经这样做了、这会导致严重的峰值。

有什么想法？

嗨、Dominik、您的请求很常见-这里是有关这一点的原始文章、  

e2e.ti.com/.../Here_2700_s-an-easy-way-to-test-Zt-article-steffes-1998.pdf

在这里、我修改了 Kai 的文件以生成输入信号。 为分流器 C 使用极低的 L X2Y 电容器(Johannson)可提供从大约2MHz 到超过100MHz 的平坦输入激励-衰减极大。 那么、这是使用此技术的输入信号-电流很小、但实际信号也是如此、

通过观察放大器输出、可以看到该预期增益-这可能会通过50欧姆到达 VNA 50欧姆感测路径、因此、是的、 如果您可以测量、则电路可能正常工作-我继续在 V+输入上添加了偏置电流消除功能- JFET 输入不需要该功能-通常在 ZT 增益<200k 的情况下、我们将使用双极输入运算放大器、如 OPA855、  

我应该看一下我的文章、将50欧姆串联端接忘在电容分压器中-这些电容器短路、以便第二个50欧姆串联将其电流驱动到两个电容器中、看起来是正常匹配的。 我还将输出网络设置为 VNA、  

尊敬的 Dominik：

应该注意的是、C4的电感并没有影响此电路的性能、而是 C4无法实现的自谐振：

e2e.ti.com/.../dominik_5F00_opa818_5F00_2.TSC

在上方、您可以看到电感("L1")在1PH 至1nH 之间运行的仿真。 看看当电感增加时、自谐振频率如何下降。 250pH 为318MHz、500pH 为230MHz、1nH 为160MHz。 因此、如果您想要验证原始电路的84MHz 转角频率(请参阅我之前的仿真)、自谐振频率应明显高于84MHz。

这对您意味着什么？

1.不应增加太多 C4。 100nF 肯定会太大。 在 nF 范围内住得更好

2.保持 C4的电感尽可能小。 C4的0402封装比0805或1206好得多。 并联可以有所帮助、但前提是电容器以实心接地层为基准并靠近在一起。 "夹在中间"是一种补救办法。 或者按照 Michael 的建议使用 X2Y 电容器。 遗憾的是、大多数 X2Y 电容器具有较高的制造容差。

高于 C4自谐振频率的频率响应显然是虚电路、主要由寄生效应行为决定。 您无法使用此频率范围来检查您的电路是否正常运行。

还有另一点。 您可以增大 R4。 通过引入高通滤波的下角频率、这将在较低频率下产生曲线。 请参见上面的曲线。 但将 R4增加10倍也会将输出信号降低10倍：

Kai

没错、X2Y 的容差为+/-20%、但您真正需要的是通过50pH 电感使注入电流信号在100MHz 范围内保持平坦。 电容器容差

1、改变注入电流在较低 F 时平坦的位置、只要它远低于您尝试测量的较高 F 截止频率、就不会产生影响。  

2.当输入端的分压器发生变化时、将视在中值增益更改为输出-中值增益就是从中值测量 F-3dB 所需的值-相对测量、 非绝对值-可归因于电容容容容差并被忽略。  

我还记得、试图让 Johansson 提供更严格的容差 X2Y、以便我可以在 ADC 最终级滤波中使用它们-运气不佳。 我认为必须有低 L 射频电容器、这在该测试应用中也很有用。  

https://www.johansondielectrics.com/downloads/x2y-filter-and-decoupling-capacitors.pdf

Dominik、您好！

 很抱歉、我在原来的旧主题中遗漏了您的附加回复。 对于该答复、我相信您会发现更高的带宽将受到以下 TIA 的限制、截止频率由反馈组件+输入电容设置。 Kai 和 Michael 回答的并联电容已经用于降低寄生电感。 在实现光电二极管路径时、您不必担心这一点、而是要担心布线的寄生、通过将光电二极管放置在尽可能靠近放大器输入引脚的位置可以避免这种情况。

 使用 Michael 的方法和 Kai 的 Tina 仿真、尝试此电路配置(移除其他路径上的任何组件、例如放大器输入端的33pF 和10欧姆)：(Kai 的电路在之前的答复中具有变化的寄生电感、这非常有用)  

  如果您需要进一步限制带宽、我建议在 TIA 的输出端使用无源滤波器、或选择较低的 GBW 放大器。 (2pF 表示低于 pF 的光电二极管电容和放大器的内部输入电容)。   

 您可以在该链接中找到 TIA 计算器、此处也是包含筛选后的其他放大器列表的链接。 由于反馈电阻较低、双极输入放大器 可能是一个更好的噪声选择。  

e2e.ti.com/.../2502.dominik_5F00_opa818_5F00_2.TSC

谢谢、

Sima