[参考译文] THS4541：低通配置下的 FDA 稳定性

尊敬的 Pedantus：

我建议从单位增益多反馈滤波器(MFB)开始。 我有一个是根据您的原理图为您制作的、但我在上传时遇到了一些问题。 请待机。

最棒的

Sam

由于附件存在问题、您可以对原始附件进行以下更改：

R10 & R11 = 200

R12和 R13 = 100

C11 = 200p

此设计的 fc 约为5.6MHz 或(1/sqrt (2))*(1/(2*pi*rc)，其中 R = 200，C = 100p

您将注意到、使用适当的 MFB 时、您的第二极点远低于您的通带、这将缓解您的一些问题。

尊敬的 Sam：

我内置了 R12和 R13 、适用于您建议的型号。 我 知道、电路的设计方式可能不太关键。

但我想了解不稳定行为的确切原因。 只有这样、我才能使用 THS4541安全地设计所有类型的电路。

我怀疑我的布局中有一些关键的寄生电容、我低估了这些寄生电容的影响。  我想了解如何检测、估算此类寄生电容并将其纳入仿真中。
但在此之前、我想确保在考虑稳定性标准时没有出现原则性错误。

第一个电路是否应该稳定？
"相补角必须大于增益裕度"标准是否 足够？

早上 Pedantus、  

我使用原始模型尝试了 LG 的 ckt、看起来具有50度的相位裕度、因此看起来不错、  

相位裕度>增益裕度、否、通常我们查看大于30deg 的相位裕度。 运算放大器极少出现增益裕度问题。  

您的不稳定性？ 您如何探测此情况？ 通常、为了避免探头相互作用、我在频谱分析仪中使用一个小环路天线(卷绕磁线)。  

您好、Michael、

您会得到50度的相补角。 我的第一个电路(FDA_THS4541_001_VB.TSC)结果为102度。
我使用了您网站"sbom907b.tsc"中的 TI 示例作为起点、希望其中包含实际的 THS4541模型。

您是否使用了较新的模型？

或者、我是否从波特图中错误地读取了相补角？
(我已将光标设置为 GAIN=0dB、读取此频率下的相位为-78deg、并计算出相位裕度180deg-78de=102deg)

不稳定的第一个迹象是电流消耗过大。
TDS7145B 示波器与差分探头连接在电阻 RL 上方。 这应该没有影响。 但一开始很难看到、因为 C14和极高的振荡频率。 移除 C14后、这很明显。

由于安装空间有限、4层 PCB 布局非常紧凑。 我在可能的情况下使用了小型 RUN 封装和0201 (M0603)无源器件。

P.S. 您的第一句话中的"LG"是什么意思？

LG 表示环路增益。 如果您要进行物理探测、请将该探头电容放入仿真中。  

让我们看看它是否允许我插入图像和文件、偶尔工作、是的、这是为了使早期的 MFB 适应您的应用、所以在这里、额外的东西设置为零、使用的是2014原始模型、该模型具有与器件匹配的更谐振的 Zol。  

LG sim 的内容有一些小差异、 这里是 FDA LG 文章#8、请返回到#5开始讨论 https：//www.planetanalogue.com/stability-issues-and-resolutions-for-high-speed-fully-differential-amplifiers-fdas-insight-8

e2e.ti.com/.../RC-feedback-LG-for-THS4541-original-model.TSC

尊敬的 Pedantus：

如果您担心布局、我们可以从输入电容开始。 您可以使用布线长度、布线宽度、高度(预浸料厚度)和介电常数(预浸料的相对介电常数)来计算输入布线电容。 如果您自己没有工具、可以使用多种免费的在线条带阻抗计算器。 然后将其建模为输入上的额外分流电容。 如果您想减小这种影响、可以去除输入布线下方的覆铜、从而在之前的计算中有效地提高布线的高度。 紧凑的布局也会有所帮助、因为它会缩短布线长度。

最棒的  

Sam

很遗憾、我无法打开您的 TSC 文件。 TINA-TI V9显示"无法打开...TSC"。 (下载的 TSC 文件具有1073699字节。)
请再次上传？

然后、我可以看看这些差异。 仿真中的 THS4541模型似乎是从2018年7月6日开始的。

尊敬的 Pedantus：

是否使用差分示波器探头进行振荡？ 我问的原因是、差分示波器探针有时会带来麻烦、因为它们会引入复杂的共模阻抗来触发振荡。

您是否使用单端示波器探头进行过检查？

我始终使用这样的示波器探头弹簧：

Kai

嗯、我已经保存了 LG sim 在 V9中正常工作、这是一个 V7文件、不能再执行任何其他操作了、  

抱歉、今天早上它不允许我插入文件。

早上好、Michael、

您可能希望(或不) 在新线程中发布问题文件。 作为原始海报时、上传程序目前一直对我有效。

Kai

@ Michael

我还使用 V9、奇怪的是。   不用担心、我已经从您的图片中复制了一个仿真。 我得到的结果与您相同。
我了解您的方法。 原理图中的 R11和 C9是仿真分析仪中的探针、对吧？

@ Kai

我很确定、它在没有探测的情况下也会振荡。  电流消耗、THS 的温度(红外)、其他地方可见的偏移值都表明了这一点。
是的、我也使用了图片中的单端探头进行故障排除。

@ Sam

请在 zip 文件中找到相关的布局。

IC2是 THS4541、另一个组件标识符在线程顶部与我的第一次仿真相一致。 层厚度为100/200/100 µm 预浸料/模芯。

也许有人可以给我一个提示、我在布局上犯了什么错误。 或者更好的是、在实际硬件中发生这种影响之前、我应该向仿真中添加什么来查看这种影响。

谢谢大家。

e2e.ti.com/.../PCB_5F00_Layout.zip

尊敬的 Pedantus：

是的、您是对的、异常温升通常是振荡的良好指示。

Kai

尊敬的 Pedantus：

我发现了一些可能会提高性能的布局问题。 首先、您应该在尽可能靠近器件电源引脚的电源轨上添加旁路电容器、最好与器件在同一层上。 第二、我将更改 您电源平面上的过孔连接样式。 您所使用的散热装置与其他过孔的接近程度相结合、让您可以使用三根小导线供电、而不是使用实心连接。 当尝试提高具有多个内核平面的厚 PCB 上的焊料填充渗透率时、此样式的散热在穿孔上很常见、但此处只会增加您的电源过孔的额外电感。 第三、我会为 C11使用更小的封装、并旋转它、以便您的输入路径可以对称。 最后、我将移除在 R16下方运行的未使用布线、以避免任何有害的噪声耦合到-1.8V 电压轨。 这样的电源问题会对器件稳定性产生重大影响、因此我希望这对您有所帮助！

最棒的
Sam

尊敬的 Sam：

1) IC2和旁路电容器 C2 (底层看不到 C4)之间的间隙为1.65mm。 距离这太远了吗？ 旁路电容器(2.2uF 陶瓷电容器)通过电源层进行连接。 我认为这比赛道更好、因为赛道的外侧没有空间。

2) 2)您说得对、在这种情况下、过孔连接方式毫无意义。 您是否有一个粗略的数字、0.1mm x 0.1mm 履带的电感有多大？ 在这里、它能有很大的影响吗？

3) 3) C11的0402 (M1005)封装是我为820pF COG 电容器找到的最小尺寸。 C11未安装在两个仿真用例中。 但 C11的焊盘仍然存在于 PCB 上。

4) 4)我的错。 在制作布局屏幕截图之前、我只是移除了可选(未安装)跳线 R20、以避免混淆。 它旨在使其中一个 FDA 处于断电模式以进行试验。 您说的对、这现在是两种仿真情况下的开路迹线。 我可以尝试切断测试的迹线、不确定是否可以这么做。

我对这个设计还有另外一种担心。 由于 R12和 R13是0r 的跳线、因此焊盘也间接连接到输入端、在输入端、接地(电源)层不会断开。 这会给我带来麻烦吗？
另一方面、对于第二个仿真、这是相同的、这是稳定的。

同时、我还模拟了与 RL 并联的差分探头(1pF、200k)。 它没有重大影响。

尊敬的 Pedantus：

旁路电容器的关键是确保器件在看到电源平面之前看到它们。 如需此放置示例、您可以查看此器件的 EVM (遗憾的是、它采用了替代封装)、并在第5页" THS4541RGT EVM 用户指南"中专门查看 C5至 C8 (TI.com)

在 ADS 等软件中可以对过孔连接的电感进行建模、该建模将取决于过孔和布线尺寸  、但可能不值得您花费时间。 在这些频率下、这可能是一个小贡献、而不是您真正的问题。 将电容器放置在器件的电源过孔之间、正如我在上面所述、这一点非常重要。

我还建议为这些器件添加更小的值、例如0.1uF、以确保在 ESL 接管之前滤除更高频率的噪声。 同样、上面链接的 EVM 是一个很好的参考。

我认为您的跳线不应导致任何问题。

最棒的

Sam

我不确定您是否曾指示过探头电容？ 让我们再次尝试插入 V7 LG 文件、这次得到它、  

e2e.ti.com/.../5241.RC-feedback-LG-for-THS4541-original-model.TSC

实际上、EVM 使用了完美的去耦。 但我的任务是将两个 FDA (以及用于电缆噪声抑制的本地电压调节)的电路安装到不超过15mm 的3.5mm 孔中。 为了节省空间、我只有一个电容器用作 LDO 的输出电容器和 THS 的去耦合。 每个电压对应+1.8V 和-1.8V。 实际上、接地仅用于确定 VOCM。

这种2.2uF 的1GHz 频率下的行为与100nF 的类型相同、这主要取决于 SMD 尺寸：

拓扑为： LDO - 0.3mm - C2 -电源平面- 1.6mm - THS  (电源平面上除 THS 之外没有其他负载)

为了更深入地探讨输入上的寄生电容问题、我已经仿真了可能导致振荡的原因：

但3pF 的寄生电容是否真实？ 我尝试按如下方式估算布线和焊盘容量：

我是否正确估计了？ 如果是、那么这不能成为原因。

 在输出引脚上找到的电容器会更快地进入低相位裕度

一种快速方法是查看输出引脚处的差分点噪声、这里是接地每侧3pF、尖峰为1.2GHz

我还有模拟输出电容器(请参阅我的上一张图片)。 但我估计的尺寸没有影响。
我是否可以估计容量错误？

尊敬的 Pedantus：

我仍然认为您应该考虑填充 MFB 滤波器的所有组件、尤其是差分输入电容器。 我发现此设计对寄生效应的抵抗力要高得多。

ESL 取决于封装尺寸是绝对正确的、因此如果您可以在布局中找到房间、我建议堆叠尺寸更小的0.1u 或0.01u 封装。

最棒的

Sam

我不确定 Sam 您想要什么样的滤波器形状、但这里是这些 RC 将提供的、看起来与您的仿真相匹配。 由于此 Q=.52设计中没有峰值、请忽略这些峰值指标-流量误差、但 F-3dB 应该是正确的。  

您好、Michael、

感谢您发布规格、我用   标准值在~10dB/~5MHz 的镇流器中加了一些安全的东西、这样 我们就可以确保我们不会出现电源问题。

最棒的

Sam