大家好、
我设计了一个电压为910mV、电压为918mV 的比较器、仿真后测量迟滞时、得到的值为28mV。
IC 的内部迟滞为14mV、外部迟滞为8mV。 根据我的理解、这两项内容将被添加(如果我错了、请纠正)。
此外、预期值为22mV。我可以知道额外6mV 的来源。
如果您可以告诉我如何计算总迟滞、这将对我有所帮助。
请找到随附的 TINA 文件
此致
哈里
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我设计了一个电压为910mV、电压为918mV 的比较器、仿真后测量迟滞时、得到的值为28mV。
IC 的内部迟滞为14mV、外部迟滞为8mV。 根据我的理解、这两项内容将被添加(如果我错了、请纠正)。
此外、预期值为22mV。我可以知道额外6mV 的来源。
如果您可以告诉我如何计算总迟滞、这将对我有所帮助。
请找到随附的 TINA 文件
此致
哈里
哈里
正如我所怀疑的、该模型在如何实现迟滞方面存在问题。 我已更正模型并附加了一个新的 TINA 文件、供您使用进行仿真。 我还随附了一个 Excel 电子表格、您可以使用该电子表格在将来创建新设计。 基本上、电子表格会计算创建具有迟滞的比较器电路的数学运算。 请注意我之前对使用典型值而非最大值的 TI 模型的评论。
以下是我们添加外部迟滞的设计指南、其中包括在电子表格中实现的公式。
下周我将在 TI.com 上更正模型。 很抱歉、模型创建了混乱。
卡盘