主题中讨论的其他器件: OPA192、 OPA835
大家好、我想问、为什么压摆率随着容性负载的增加而增加?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我假设您正在查看这种奇怪的首页图。
人们经常将压摆率与上升时间混淆。 该图可能是一个小信号非压摆限制测量、其中电容负载增大会减小相位裕度、从而导致上升时间明显更快、在这里错误地转换为"压摆率增大"-只是一个猜测。
在这两篇文章中、我们对线性上升时间与压摆率之间的关系进行了非常透彻的讨论-可能超出了您的预期、但这就解释了这一点。 这令人惊讶地令人困惑、制作数据表的人始终会犯这个错误-这并不起作用。 简单总结一下这里的内容-根据定义、压摆限制边沿是固定 dV/dT -上升时间不会给您带来这种情况、实际上会对二阶非压摆限制步长上的峰值 dV/dT 进行相当小的低估。
www.edn.com/.../What-is-op-amp-slew-rate-in-a-slew-enhanced-world--Part-1
www.edn.com/.../What-is-op-amp-slew-rate-in-a-slew-enhanced-world--Part-2
尊敬的 Rui:
Michael 所指的图形已正确标记、不是小信号稳定。 该图显示了大阶跃输入电压下的压摆率与负载电容间的关系。
TLV9052使用压摆升压来提高器件的压摆率。 当运算放大器的输入被拉开时、有足够的压摆升压入来增加器件的压摆率。 我认为压摆率随负载电容增大、因为负载电容会导致输入在更长的时间内进一步分离、从而导致压摆率增大并使"导通"时间更长。 有关压摆率的说明、我建议观看 有关压摆率的 TI 高精度实验室视频。
谢谢、
Tim Claycomb
Tim、Michael、您好。
在我的 µs µs 中、将负载电容从0pF 增加到350pF 时、压摆率从15.7V/μ s 降至14.4V/μ s:
Kai