对于 OPA2171、您不仅提供了允许的最大 C_LOAD 和建议的 R_ISO 的图、还提供了45度和60度相位裕度的 R_ISO 与 C_LOAD 的图。 此图是否也适用于 LMV841/LMV842/LMV844？
我始终至少有1k (2%)"R_ISO"、之后是最大33nF (可能为47nF)的电容器。 对我来说、风险很低。
我可以通过查看 OPA2171图42尝试自己生成振幅图、但这不会提供相位数据、而且 OPA2171图42也存在一些差异、这让我感觉自己在数据表中没有可靠帮助的情况下： 我想图42是添加了 C_LOAD 影响的开环增益、但为什么峰值增益大于120dB 并保持在100Hz、而图19中的开环增益为130dB 至大约3Hz、而在100Hz 时仅为90dB？
(AN-1708标题听起来很有希望、但不包含附加价值。)
David、
我同意 Kai 的看法、即在大多数应用中不需要1k Riso 电阻器、并且在电阻负载情况下、Riso/Rload 分压器会导致较大的输出电压增益误差。
您可以通过直接查看放大器输出 Vo 上的小信号(+/-10mV)过冲来仿真或测试电路的稳定性。 在测量过冲百分比后、您可以使用下图确定实际相补角。 目标是确保相位裕度为45度或更大、这与25%或更低的过冲相关-请参阅下图。
您不提供任何有关电路配置的信息、这在电路稳定性方面起着主要作用-较高的闭环增益通常允许较高的容性负载驱动。 因此、为了便于说明、我在这里假设您尝试在缓冲器配置中驱动33nF 的最坏情况。
请记住、您必须查看 Vo 过冲而不是 Vout。 根据上述仿真、您可能会看到100欧姆的 Riso 会导致(14.4mV-10mV)/20mV*100%=~20%的过冲-这与大约48度的相位裕度相关、从而确保电路在硅片工艺变化时稳定运行。 我在这里附上了 TINA-TI 电路原理图、因此您可以根据自己的仿真使用它。
谢谢。 在 OPA2171的数据表中、有一个图表显示了稳定性测量的结果、在这种情况下、1k 是可以接受的、但并不总是具有巨大的裕度(有趣的是、高电容需要更低的 RISO)：
我在各种模块中使用 LMV84x、几乎所有模块都是电压跟随器(增益= 1)、后跟一个电阻器(最小1k)和一个电容器(通常为33nF、但可能需要高达47nF)。 信号传输到 SAR ADC、我们通常至少需要准备 RC 链路、原因有两个：SAR 电容负载和信号滤波。 我稍后可能会决定完全移除 RC 链路、并依赖于具有足够低的输出阻抗的 OP 来抵消 SAR 电容负载(ADC 电容总电容<30pF、因此它在 LMV84x 规定的范围内)、 但我希望在该电路板的第一个版本中、可以使用 RC 链路或良好的 OP 来满足 SAR 要求。 我希望能够猜测 RISO 值是否有效、以便我不必坐下来稍后交换所有值。
在我看来、1k 很可能会起作用(根据直觉、即使是100欧姆也可能具有足够的稳定性、但可能只是勉强)、如果我想在我有电路板之前得到明确的答案、最好的方法是使用您提供的仿真模型。 我认为模型足够好、可以包含这些现象？
BTW 如果我进行仿真、我是否需要查看过冲(时域)、我是否无法直接查看环路(频域)？ 并且、LMV84x 的模型是否可用于 PSpice 等第三方仿真工具？
尊敬的 David：
您写道：
"在 OPA2171的数据表中、有一个图表显示了稳定性测量的结果、在这种情况下、1k 是可以接受的、但并不总是具有巨大的裕度(有趣的是高电容需要更低的 RISO)。"
请查看 OPA2171数据表的图40。 您将注意到有2k5输入保护电阻器：
这两个电阻会使相位性能变得复杂、因为它们会增加反馈环路中的相位滞后。 它们还会将反馈环路中的电流转换为共模电压、这会使相位性能变得更加复杂。
我已进行了简化版(阅读简化版！) 相位稳定性分析、仅考虑开环输出阻抗、输入保护电阻器和 OPA2171的输入电容。 它显示了保护电阻器对相位响应的高度影响。 首先、对没有输入保护电阻器的情况进行仿真。 负载电容为100p：
您可以看到、在单位增益频率下、反馈环路中额外产生的相位滞后仅为15°。 现在、看看添加内部保护电阻器时会发生什么情况：
相位滞后现在显著增加。 50R 的隔离电阻器在以下方面没有太大帮助：
只有高得多的隔离电阻器才能恢复相位裕度、至少部分：
现在负载电容为100N 的情况。 首先不带输入保护电阻器、然后在其中添加了：
在这两种情况下、相位裕度都会受到严重侵蚀。
现在、50R 隔离电阻器的情况也是如此：
您可以看到、50R 隔离电阻器现在已经足够了。
Kai
