[参考译文] BUF802：BUF802传播延迟

图6-9和6-10表示传播延迟为零。 显然、输入和输出之间的偏移已被移除。 总之、频率响应图显示最多为几纳秒。

BUF802专为模拟信号而设计。 如果方波使用两个固定电压、则考虑使用 TIOS101等 I/O 驱动器或 UCC27517等栅极驱动器。

您能否解释一下如何从频率响应图计算延迟？  

此外、我的方波频率为500MHz。 UCC27517具有相当大的上升/下降时间。

没有精确的计算。 如果延迟大于几 ns、则缓冲器无法输出 GHz 范围附近的信号。

您好、Clemens：

感谢您的答复。
您可以说如何证明对于给定的输入、A 和缓冲器将增加完全相同的延迟量？  

与下面的结构类似、我给出了500MHz 方波输入。 我能说这两个缓冲器会在给定时间添加完全相同的延迟量吗？  

Debasmita 您好！

我相信您 针对该主题的回答已经提出了单独的问题/帖子。  如果您遇到某个客户帐户的高优先级项目问题、请提供有关所共享 BUF802子电路之外的客户电路/应用的时间表和详细信息。

似乎您并行使用两个 BUF802来提升缓冲器的驱动强度；客户担心其方波在500MHz 时的失真或信号传播不均匀。  客户是否执行了任何仿真或实验室电路板测试来展示是否需要研究 BUF802传播延迟？

如果可能、请详细说明客户需求和电路使用情况。  如果您愿意、您可以回复此主题、我可以关闭您提出的另一个有关器件间偏移的问题：

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1248998/buf802-part-to-part-skew

此致！

亚历克

谢谢 Alec

是的、您可以关闭另一个问题。

通过使用 SMA 耦合器耦合两个缓冲器 EVM 的输出、客户在实验室进行了非常粗的测试。

客户希望制造一个高频方波发生器。 因此他们希望使用该驱动器驱动输出信号。

Debasmita 您好！

您的客户是否在其信号链上遇到过失真或信号损失？  如果它们具有性能的品质因数或数字目标、我可以在实验中使用奇异 BUF802RGTEVM 来检查500MHz 下的传播延迟。  

您能否分享以下详细信息？

-原理图中的 VCC 和 VEE

-电压电平以及您在方波500MHz 输入上拥有的任何其他细节,如占空比

-说明6.5V 电压是否是 Rout2的测量/仿真输出电压,其中 Rout2_power = 3.5mW。

-客户的绩效目标是什么?  它们是否具有可接受的延迟量？  可接受的失真量？

通常、由于 BUF802是具有零反馈路径的开环缓冲器、因此传播延迟仅是输入信号通过晶体管网络到达输出所需的时间。  使用3.1GHz 的增益带宽积、可以公平地保证 BUF802不会成为信号链总传播延迟的限制/慢因素。

分享详细信息后、我可以提供更好的想法、如果需要进行测量、我会进入实验室。  但是、如果我没有要查找的目标值或首选值、我将无法在实验中进行测量。  正如您的客户所说、Clemens 先前提出的 UCC27517的上升时间和下降时间过长。  请协助提供我所要求的信息。

感谢你能抽出时间。

此致！

亚历克

尊敬的 Alec：

感谢您的答复。

使用的 VCC 和 VEE 为6.5V。 Rout2上的测量值为6.5V。  

频率为500MHz 时、方波的上升时间为200ps。  

我已经在实验室中在这些条件下测试了 EVM、并获得了1.6ns 的传播延迟。 但怎样才能证实两个缓冲区在任何时候都会给我同样的延迟呢？

客户想要无失真的输出。 但是、几纳秒的延迟是可以接受的。