[参考译文] JFE2140：JFE2140

admin

Other Parts Discussed in Thread: JFE2140, JFE150

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1313834/jfe2140-jfe2140

器件型号：JFE2140
主题中讨论的其他器件： JFE150

大家好、我正在尝试使用 JFE2140进行 LTSpice 仿真。我使用数据表提取了 Cgs = 12.5pF、CGD = 5.4pF、但我看到的是使仿真与基准测量值匹配。为了获得一个匹配、我需要在每个桥臂上添加一个外部20pF Cgs、这似乎过高。该布局在器件下方没有接地层、因此没有太多明显的杂散 C。我的问题是、有人知道保护二极管电容的值吗？或者是否有任何人具有该部件或 Spice 模型的等效电路？感谢 Steve

9 个月前

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Steve、

JFE2140产品页面上提供了可下载的 PSpice 模型和 Tina 模型、网址为：

https://www.ti.com/product/JFE2140#design-tools-simulation

我们提供 Tina SPICE 和 PSpice for TI 作为免费下载、可通过同一链接找到。便可使用 PSpice 模型。

此致、

克里斯·费瑟斯通

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢 Chris、我就快到了。 SPICE 模型无法打开、但能够在 Altium 中查看网络列表。看起来 G 和 D 之间有一个二极管、但另外还有三个保护部分 X_U1、X_U2、X_U3 ESD_OUT_JFEx140。我很感兴趣、因为我需要知道寄生电容。或者在 D_D1中使用的每种情况下、我是否可以仅使用0.1pF 的 Cj0？另外、我看到.MODEL ESD_SW 似乎未连接到 JFET。我还尝试了 Tina、所有这些都显示了 FET、此时我需要看到寄生二极管等。 Nay Ideas？

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Steve、

我不认为我们有现成的保护二极管寄生电容数据。我需要一些时间来调查。由于 JFE2140中的保护二极管相当稳健、因此我假设二极管电容处于低 pF 范围、可能为1...2pF。在任何情况下、电容还取决于施加的反向电压。

我们将对此进行进一步研究、以查看是否可以获得更好的答案。

此致、

克里斯·费瑟斯通

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Steve、您好！

保护二极管具有大约1 pF 的额外电容。它们与 JFE150上使用的相同、我们确实测量了添加钳位与不添加钳位时 CISS 的差异。我不知道您看到的差异是什么原因造成的、能否详细介绍一下您如何在系统中测量？

此致、
迈克

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢、我试过这个方法、并将 TI 的 SPICE 模型用于 JFET、但仍然没有解决我的问题。在 TIA 配置中使用 JF2140、其中器件通过常见的50欧姆电阻器连接到 LTC6228的引脚6至 IN-、引脚2至 IN +、每个引脚上拉300欧姆至+5V。。电源连接在一起、并通过510欧姆电阻器馈入-5V。引脚3连接到+5V、引脚7连接到-5V、引脚4连接到 GND。LTC6228的反馈通过两个串联的6.8K 电阻与两个1.5pF NPO 电容器并联、两个桥臂连接到 JFE2140引脚8。引脚8也连接到光电二极管140pF 接地。

。在工作台上、我们可以看到大约22nS 的上升/下降时间、经过10%的过冲后恢复、但仿真仅显示35nS 的上升/下降时间。为了实现匹配、我们需要将反馈电容器分别降低至0.5pF、或在 JFE2140的每个 FET 上添加大约20pF 的 CGD、因此有 y 个有关电容的问题。 PCB 布局在无接地区域下方有区域、甚至在2140引脚之间有接地保护带。 (计算出的电容可以忽略不计)。

很明显、1.5pF 系列反馈电容器不能小至0.7pF、但对于电路板上的2140杂散、20pF Cgd 也是不可行的、这令人困惑。希望您可以根据我的描述了解原理图、如果您不愿意、我也可以发送一封电子邮件给您一份副本。

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Steve、您好！

很抱歉耽误你的时间。让我来接收您的电子邮件、这样您就能更容易理解您在这里所拥有的内容。我会联系朋友请求建立联系。

此致、
迈克

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Mike、我的电子邮件是 steve@oainnovations.com。我的客户已将 JFE2140用作 TIA、在测量输入电容时、我看到数百个 pF 电容、其中 JFE 和几个低电容二极管是唯一能够实现这一功能的器件。 PCB 无需接地层加上数百 pF、因此需要糟糕的布局才能实现。在 LTSpice 仿真中包含此电容我得到的仿真结果与基准测量值合理匹配,因此我有问题:)

0 admin 9 个月前

TI__Guru**** 1641220 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Steve、您好！

好的、我通过电子邮件联系了、如果看到实际的原理图会有所帮助。我将通过电子邮件继续谈话。

此致、
迈克

放大器（参考译文帖）

放大器（参考译文帖）(Read Only)

[参考译文] JFE2140：JFE2140