大家好、
我计划设计一个 具有 TLV3605和 FPGA 来捕获一些模拟信号的电路。 模拟信号是 馈送到 比较器 TLV3605同相端子的随机波动信号、并在比较器 TLV3605的反相端子提供基准电压。 我想知道、是否可以使用300MHz 或来自 FPGA 的较低时钟信号、通过比较器的锁存功能来同步比较器输出？ 如果没有、是否有其他 解决方案可以实现这一点？
这是我在数据表中找到的类似设置的图片。 我想知道是否存在使用300MHz 或更低速度的锁存器功能将其与 FPGA 同步的方法。 请随意选用可满足您需求的任何其他比较器或 IC。
尊敬的 Shine：
感谢您澄清您的目标。 您将无法使用300MHz 时钟信号来同步 TLV3605。 300MHz 时钟信号表示一个3.33ns 的周期。 TLV3605锁存器的引脚具有-3ns 的建立时间和6ns 的保持时间。 这意味着随机输入将始终在无效的输入转换区域中进行转换：
退出锁存模式还会引入延迟 TPL：
如果要将时钟信号输入比较器的 LATCH 引脚、则需要考虑这两个方面的非理想因素。
根据您的响应、您似乎希望使比较器的输出保持稳定、这样 FPGA 就不会在过渡状态下对比较器的输出进行采样。 FPGA 在过渡状态下采样是否会出现问题？ 如果目标是将比较器用作1位 ADC 以检测随机输入何时超过基准、则 FPGA 仍会量化比较器的 LVDS 输出、无论输出是否已稳定至有效的 LVDS 电平。 简单地在未锁存模式下对比较器的输出进行采样将更好地反映随机输入信号、因为没有转换要求、也没有由于比较器不断进入和退出锁存状态而增加的延迟。
LMH7322 是一款具有锁存器的器件、其建立时间和保持时间比 TLV3605短。 该器件可能更适合时钟信号、但请阅读上文以确定是否需要同步比较器。
