[参考译文] JFE2140：JFE2140容量

大家好、Gerrit、  

如何在仿真中测试电容？ 如果您可以展示您的结果和电路、那么我可以由我们的建模工程师来完成。  

我们根据设计验证测量值、并且这些测量值都应与模型一致。 我建议对照您的其他仿真在 Tina TI 中查看您的结果。 可在此处免费下载 TINA：

https://www.ti.com/tool/TINA-TI

IDS 电流为2mA、VDS 电压为10V。 因此、VGS 为-0.6V

这与我的 Tina TI 仿真一致：

下面的噪声分析与我们的测量结果一致。  

此致、  

Chris Featherstone

Chris、您好！

非常感谢您的快速回复。 我将在 TINA-TI 中尝试仿真、并在几个小时后向您反馈。

我们面临的问题是在高频(最高10kHz)下 JFET 的栅极上出现过多的电流噪声。 我们检查漏极和源极上的电压噪声、它们看起来很好、与仿真中完全一样。  随着噪声随频率升高、它似乎是某种 ENC 噪声、我们可以通过添加上述容量在仿真中重现这些噪声。

明天、我的同事将会对低电容测量有更好的了解、并在使用 E4980A 方面有更多的经验、所以测量只是初步的。 但是、在1、4V 漏源电压和-300mV 栅源电压下、我测量了19个 pF 栅源电压。 仿真列出了这些运行条件下小于10 pF 的值。

当我检查完 TINA-TI 中的内容并与我的主管讨论我可以分享多少内容后、我会向您再次提供更多信息、因为有关这些内容的公司政策是紧张的。

此致、
Gerrit

Chris、您好！

我在 TINA-TI 中重建了输入级、并且我获得的结果几乎与 LTspice 中的结果相同-绝对足够接近。

我的 LTSpice 仿真似乎是正确的。 我将稍后进行容量仿真。

但在思考我的问题时、我想到的是保护二极管。 由于我们发现二极管泄漏电流过大、因此我们选择了外部二极管并将其保持悬空-如数据表中所述。

因此、它们没有主动反向偏置、并且它们的空间电荷区域将非常小、从而在 JFET 的两个栅极之间提供很大的电容耦合。 虽然我们讨论的是10 pF 及更大的电压、但这可能解释了我看到的偏差。

我将在几个小时后在实验中查看这一点、然后直接与您联系。 当然、很高兴听到您对我的理论的想法。 下一个问题是 VCH 和 VCL 的放置位置、因为节点当然需要非常安静。  

关于仿真中有关容量的问题- LTspice 可提供计算得出的直流工作点的栅漏极和栅极源极容量。 这就是我从那里得到它们的地方。 仍在寻找 TINA-TI 中的相同函数来进一步验证 LTspice 仿真。

此致、
Gerrit

大家好、Gerrit、  

保护二极管具有大约1 pF 的附加电容。 这是 JFE150数据表的一个片段。

此致、  

Chris Featherstone

Chris、您好！

我对数据表中指定的容量值有疑问。 因此、我目前正在尝试构建一种能够同时扫描 Vds 和 Vgs 的设置、以测量整个工作区域的容量。

我怀疑二极管容量问题似乎部分属实、但我无法解释连接二极管所产生的影响、您一旦收集到更多数据、我将立即向您介绍该主题。

您能详细介绍一下您用于容量测量的设置吗、以便我能够最大限度地复制该设置吗？

您能否推荐一本书或一组论文来深入解释可在 JFET 中看到的影响(容量的变化、栅极漏电、噪声理论等)？

很遗憾、我的主管 在这个公共论坛上否认分享了原理图、因此、如果我无法确认更高的二极管容量、我会将本次讨论转换为基于电子邮件的表格、但我们仍将继续关注测量方面的内容。

此致、

Gerrit

大家好、Gerrit、  

我已经联系了我们的 JFET 设计工程师。 他在德国,所以在回答这些问题时会有一些延误。 关于 JFET 二极管的内部二极管和电容、我需要依赖他的专业知识来提供指导。 我将请我们的验证团队就测试电路提供指导。  

在下面的链接中、我们将讲述运算放大器的噪声理论部分。 不过、我们没有讨论晶体管级噪声的部分。 Gray 和 Meyer 或 Sedra 和 Smith 文本将在晶体管层面进一步详细阐述。 JFET 和 CMOS 器件使用相同的小信号模型。  

https://www.ti.com/video/series/precision-labs/ti-precision-labs-op-amps.html

此致、  

Chris Featherstone

大家好、Gerrit、  

这是一篇有关进行这些测量的 IEEE 论文。

https://core.ac.uk/download/pdf/39240543.pdf

此致、  

Chris Featherstone

Chris、您好！

感谢您提供说明进行这些测量的链接。 在全部进入和建设测试电路在充分荣耀之前,我今天上午做了几个测量与以下电路:

我首先介绍最简单的方法、即漏源极短接在一起、测量栅极容量。 漏极连接随后被切断、并向源极添加一个具有1.5V 电压源。 所有测量均采用1 MHz 振幅为10mV 的 CP-Rp 模型进行。

当以下图表显示"VCX 打开"时、红色叉是连接断开的点。 VCH 和 VCL 的偏置是通过9V 电池实现的、因为我在使用 SMU (B2901A)时受到了很大的容量波动。 因此、我只能提供无血脉的栅极电压、所有其他电压目前都已固定。

下一张图片还显示了打开 VCH 的版本：

为了看看漏源电压会发生什么变化、我使用1.5V 电池对 VDS 进行偏置、得出以下结果、这并不奇怪(我不知道它们为什么在一些地方这么粗糙)：

偏置 VCH 和 VCL 时的这种行为不符合我(和我的同事)对二极管容量随偏置电压的理解。 我们预计容量会降低、因为偏置电压会扩大耗尽区、从而有效降低二极管容量、进而降低总 Ciss。

这些测量值似乎相当不可信、但我还测量了 LSK489A、容量扫描几乎与数据表中给出的值完全一致。

如果您对我的测量有其他疑问、请随时提问。 构建相当难看、但我将展示它、以防它留下任何疑问：

保护二极管的容量似乎相当恒定。 在 VCH 和 VCL 短接至源极以及漏极短接至源极的情况下进行的测量结果表明、在栅极偏置电压为0V 时输入容量为37.29 pF (不可能进行扫描、因为我会快速进入正向偏置二极管)。

对于 S1 G1 D1 (与上图相同)

仅将 VCH 短接至漏极和源极将产生31.12 pF (第二个 JFE 为31.44 pF)

只将 VCL 短接至漏极和源极就会得到37.26 pF (第二个 JFE 的值为37.25 pF)。

G2 D2的转换器

仅将 VCH 短接至漏极和源极将产生31.17 pF (第二个 JFE 为31.28 pF)

只将 VCL 短接至漏极和源极就会得到37.23 pF (第二个 JFE 的值为37.29 pF)。

因此在这方面它们确实是对称的、但二极管会增加相当大的容量、而不受偏置电压的影响。 这让我想起了我在这里读到的一段线程、其中有人抱怨这些二极管的容量相当高。 似乎他有些正确、数据表中~1 pF 的说法并不正确。

无论是9V 偏置还是0V 偏置、二极管(尤其是 VCL 二极管阵列)似乎都给栅极容量增加了相当恒定的10 pF。

这似乎不是 PN 结、更像是传统的寄生电容(不能是键合线、采用小型封装的10 pF 需要很小的线到线距离、引脚也是如此)、因此我的猜测内部布局可能是其他情况。 这是可悲的,所有我能真正做的从调查的角度,因为进一步的故障排除或验证将需要更多的了解内部布局(我真的想做,但我怀疑你只是发送过布局,但感到自由这样做:)) 。

此致、

Gerrit

尊敬的 Gerritt：  

我正努力跟随您的测试。 这些测量是在 JFE2140内部的保护二极管悬空意味着它们断开时进行的吗？

此致、  

Chris Featherstone

对于不带图形的帖子：

大家好、Gerrit、

仅将 VCH 短接至漏极和源极将产生31.12 pF (第二个 JFE 为31.44 pF)

只将 VCL 短接至漏极和源极就会得到37.26 pF (第二个 JFE 的值为37.25 pF)。

G2 D2的转换器

仅将 VCH 短接至漏极和源极将产生31.17 pF (第二个 JFE 为31.28 pF)

只将 VCL 短接至漏极和源极就会得到37.23 pF (第二个 JFE 的值为37.29 pF)。

您是否说非偏置二极管会添加在此处测量的电容？ 换句话说、仅偏置二极管就会添加31-37pF？

此致、  
Chris Featherstone

Chris、您好！

不完全是。 给定的值是绝对栅极容量、必须从这些值中减去约27.8 pF (即在漏源短路、VCL 悬空和 VCH 悬空时测量的栅极容量)

此致、

Gerrit

大家好、Gerrit、  

下面的蓝色层是 SiO2层。 当使用直流电压对 VCL 进行偏置时、这看起来像交流接地、并且在栅极和 p 基板之间形成了一个电容器。 因此、在二极管偏置时、电容会增加。 数据表中的电容值是在二极管悬空且未连接的情况下获得的。 我们不在 SPICE 模型中对二极管电容进行建模。  

通过大电流运行 JFET 时、噪声会逐渐降低。 实际上、在某个时刻、热噪声会增加、如下所示。  

如下所示将 VDS 保持在较低的水平将最大限度地减小栅极电流的上升。  

此致、  

Chris Featherstone

Chris、您好！

非常感谢您观看交叉部分。 现在、我们看到的内容有很多意义(输入级的不同配置显示了不同的输入容量)、因为一个栅极上的输入容量取决于另一个栅极的电势和运动。
这是非常遗憾的、因为这实际上使在一个封装的两个栅极上施加差分信号的电路容量比数据表中大得多、也比仿真中大得多。 因此我们无法按预期使用 JFE2140。

可能值得为包含此行为和/或在数据表中提及此事实的双版本更改 Spice 模型、因为这将为我们节省大量时间和至少一次修订。

非常感谢您对我们的问题提供快速、深入的帮助。

此致、
Gerrit

Chris、您好！

这基本上解决了我的问题、因此噪声现在位于更可接受的区域。

现在这是一个手头的问题/任务是 JFE2140的分箱。 它们似乎都有印刷在包装背面的唯一数字、例如01N32、最后两个数字向上计数。 您是否知道晶圆上的各个裸片是否相邻、如果是01N32和01N33？ 如果我们假定裸片来自晶圆上较小的区域、那么这可能是进行细分测量的一个很好的开始。

再次感谢您的卓越支持。

此致、
Gerrit Schlüter ó n

大家好、Gerrit、  

通常、一管器件的裸片彼此相邻。 但是、不能保证它们会从同一列中脱落、而是在晶圆上一列、下一列的器件从上到下依次为原来的部分。 这使得它很难依靠在分箱. 我就您提到的数字与我们的项目管理人员进行了联系。 它们是模腔位置编号。  

我确实向我们的团队提供了关于二极管的反馈。 因此、我们对未来的看法是一致的。 很抱歉给您带来不便！ 我们推导了将 TVS 与 VCL 和接地或负电压串联、以便仅在 ESD 冲击期间连接。 但是、我们没有有关它的任何数据。 这只是我们目前的一个工作设想。  

此致、  
Chris Featherstone

Chris、您好！

感谢提供有关模具模腔编号的信息。 听到您的项目管理人员对数字所说的话会非常有趣、因为它们与 Spice 模型数字不一致(这似乎是错误的、因为它们也与数据表数字不匹配)。 我将模型拟合到我的测量结果,但确认会很好。

有时、使用 TVS 二极管并不能解决问题。 例如、在差分输入级中、无论使用 TVS 二极管还是固定低阻抗电位、您都会看到相同的输入容量、而对于对称输入信号、这些栅极将沿相反方向移动、使 VCL 电位相同。 至于非反相放大器之类的东西、您的建议确实会很有帮助。

只是我个人的看法：那些钳位二极管是个不错的功能、但就目前而言、我认为它们的弊大于利。 泄漏电流远高于 BAV199等电流。 与其他可用产品相比、这些 JFE2140确实是不错的 JFET、唯一的缺点是两个 JFET 的栅极之间存在电容耦合。 解决这一问题而不使用钳位二极管将是一个巨大的升级(这是可以做到的,东帝汶国际部队似乎能够做到这一点)。 只需在数据表和模型中提及额外功能、就能帮助其他设计人员避免同样的问题。

此致、
Gerrit Schlüter ó n

嗨、Gerrit、  

感谢您的反馈！ 我也将信息反馈给了我们的 SPICE 建模工程师。 我们通常提供行为模型、而不是仿真中的器件副本。 例如、在运算放大器上、您可能无法获得在描述"屈膝"的模型中实现的理想 Vos 与 Vcm 或 Vos 与 Vout 扫描数据。 这是从线性操作点转向非线性时的曲率行为。 以 JFET 为例、我肯定可以看到额外的电容在哪些方面会有所帮助、但在模型中添加可能不是一个很难的要求。 我至少同意我们应该将这些信息添加到数据表中。 虽然您可能给了我们一些想法、想再撰写一份应用手册、但该应用手册可能会更深入地探讨该主题。 您的反馈非常宝贵、我小组中有几个人知道这个问题。  

此致、  

Chris Featherstone

大家好、Gerrit、  

对于 JFE2140、我只需要补充几点。 JFE2140的最大优势之一是 JFET 之间的匹配。 两个 JFET 位于同一个裸片上、并共用一个公共基板。 产生电容的是常见的基板、而不是二极管。 市场上的许多 N 沟道 JFET 只是在1个封装中分离 JFET 裸片。 这样做的优点是电容较小、因为相对而言、两个部件之间的距离要远得多。 但是、两个 JFET 之间的匹配不如 JFE2140好。  

此致、  
Chris Featherstone

Chris、您好！

似乎 lik 我没有打回复后,键入部分这封邮件几个星期前。

没错、我明白您的观点、JFE2140毕竟是一个相当出色的 JFET。

您是否听到您的项目管理人员关于我测量的容量的反馈？

我再进行了几次有关 JFE2140的测量、以便使 Spice 模型适合实际测量。 我必须更改 CGD 和 CGS 以及 PB、以便模型能够适应2 mA 及以上排放电流区域的测量数据。

最终,现实世界的性能是什么重要的,但由于模拟将是一篇科学文章/论文的一部分,最好得到某种形式的确认。

在 东帝汶国际部队提出这份文件后,我将多国部队和多国部队的装备纳入了我的测量结果。 仅此项就固定了0V Vgs 电压的模型容量(符合预期)。 在 PB=0.5889中为-0.5V 的结果计算必要的 PB、因此 JFET 的整体模型(DJFEx140二极管保持不变)为：

.MODEL NJFE2140 NJF (β=14.24m BETATCE=-0.22 VTO=-975m VTOTC=0.45m lambda=11.9m RD=10 RS =8 N =1 M =0.33 PB=0.5889 IS =5.34f CGD=11.1711p CGS=16.4289p AF=1 KF=0.2e-18 Fc=0.5 )

在漏极和源极短接在一起的情况下对模型容量进行仿真可提供非常好的近似值、并且非常适合测量结果。

图表(对于德语标签、表示抱歉。 我们的0705是您的0.705)显示 y 轴上的容量以及 x 轴上的栅源电压。 它显示了测量值(图例中的前四个点)、其中显示了 Cgd=11.1711p 、Cgs=16.4289p、但 PB=0.705、而显示为浅蓝色、PB=0.5889。 图例的最后一点是来自 TI 网站的原始 JFEx140模型。

测量是使用两个不同的 JFE2140进行的、确保它是可重复的。

1.测量抽吸的 Cin (浇口容量到排水源)

2.测量 SWEEPSED Cgs (排水口打开。 仅测量 Cgs、直到通道导电)

3.根据-2.8V 至-1.5V 区域内的数据计算 Cgs 与 CGD 的比率

4.在 Vgs 处使用 Cin 和3的比率。 来近似计算 SPICE 模型的 CGS 和 CGD

5.调整 PB 以使模型与测量数据相适应

从您的角度来看、这些测量有什么明显的问题吗？

此致、
Gerrit Schlüter ó n