[参考译文] AM2434：PRUICSS1 IEP0 EDC_LATCH0 信号中断 PRUICSS0 RGMII 传输

您好、Lucas：

这是意料之外的情况。 我们将检查并返回

此致、
Prajith

您好、

感谢您的答复。

1.我们使用定制板、其中 icssg0 mii0 RGMII 信号线连接到 FPGA、EtherCAT 路由到 CPB 连接器但当前未连接到任何内容所需的 icssg1 线、 PRG1_IEP0_EDC_LATCH_IN0 连接到公接头和 FPGA、其默认为稳定的高电平、可通过直接连接到地来下拉

2.

ICSSG0 MII0：
 -速度: 1Gbps
 -全双工
 -基于 SORTE_g 固件的定制 PRU 固件

-通过将数据写入 FPGA 的存储器并通过 SPI0 读回来观察输出

3.我使用超过 1M 个通信周期（通过 RGMII 写入并通过 SPI0 读回）验证了如果   PRG1_IEP0_EDC_LATCH_IN0 为低电平、则我正确传输的数据可以通过使用电缆将其拉低或将引脚定义为输出并将其主动驱动为低电平来进行验证

4、由于未实现 EtherCAT、但如果未特别设置为零、则引脚始终为高电平、因此在使用示波器传输 RGMII 数据时无法观察到信号的任何变化  

OUT PCB 设计不允许直接观察 RGMII 数据线、因此当 PRG1_IEP0_EDC_LATCH_IN0 为高电平时、我无法检查信号是否存在差异。

感谢您的支持。

此致
Lucas

您好、Lucas：

感谢您的答复。 我计划在 TI 电路板本地重现该问题、以确保它不是特定于电路板的问题。  

同时、我还将在内部与团队核实是否有一些已知问题可以帮助解释此行为。

请预计下周会有回复。

感谢您的耐心。

此致
Archit

您好、Lucas：

正如我提到的、我正在与 SORTE 团队讨论此问题、他们要求提供以下信息以更好地隔离问题。

1. 您使用的是哪种 SORTE_G 固件型号？
   1. SORTE_G 器件
   2. SORTE_G 控制器
2. 如果可能、您能否提供已用作开发基准的 SORTE_G 固件版本？
3. 是否在实施中使用 ICSS IEP PDI 看门狗？  

此致
Archit

尊敬的 Archit：

1.我将 PRU 固件基于 SORTE_G 控制器固件、但我只重复使用了 RGMII/MII 寄存器配置、32 字节发送函数和接收任务
2.我不能直接在这里提供,但这里是使用过的组件及其配置的完整运行:
- MII/RGMII 在 1Gbps 全双工模式下激活 L2 并在 32 字节模式
- xfr2vbus 在模式 0x6 中复制发送数据从 msram 到 64 字节块的 PRU ram
- PRU 任务管理器在 eth 模式下接收,接收从 SORTE_g 控制器接收的任务,并修改,以直接将接收到的数据移动到 msram
Im 未 在我的 PRU 驱动程序中使用 ICSS IEP PDI 看门狗

此致
Lucas

您好、Lucas：

感谢您的答复。 我将与团队讨论此问题、并向您提供最新信息。

此致
Archit

您好、Lucas：

团队的一项建议是、观察到的问题也可能是引脚级干扰。 您能否检查锁存输入引脚在 SoC 引脚多路复用级别是否靠近 RGMII Tx 引脚？

此致
Archit

尊敬的 Archit：

感谢您的答复。 我现在必须处理另一个主题。 我会尽快提出一些测量结果。 锁存器n`t 其中一条 TX 线路、但位于不同的层上、因此我们预计不会出现问题。  

此致
Lucas