工具/软件：
尊敬的专家
客户遵循我们的 AM2432 EVM (LP-AM243 评估板| TI.com)、该板用作 SN74LV1T34DCKR 时钟缓冲器来设计其硬件、但发现 3V3 的 CLK 信号在通过此缓冲器后变为 1V8 的 CLK、上升沿将减慢、CLK 波形将变形。 此设计是否存在任何可能的风险？
3V3 CLK 信号： 上升沿和下降沿对称、类似于方波
1V8 CLK 信号： 上升沿和下降沿慢速、上升沿和下降沿更明显、占空比> 50%
查看缓冲器的数据表、发现在 1V8 电源下、建议缓冲器最高使用 15MHz； 不适合当前的 25MHz 时钟设计 。
...
您好 Kanglia、
感谢您的查询。
如果客户可以共享原理图部分、此操作效果最好。
在 LaunchPad 中、连接的电源为 1.8V
可以预期振幅为 1.8V
根据以下电气特性、压摆率似乎在规格范围内
有关 MCU_OSC0 LVCMOS 时钟输入、请参阅以下常见问题解答
因此需要选择更快的电平转换器
此致、
Sreenivasa.
Sreenivasa,
客户发现不符合规格的进一步问题、详细信息如下所示：
正常温度实时测量发现、在中逐渐增加 上升沿（比建议值高 4ns） 和 A 占空比> 60% （比建议值高 55%）。 低温和低温之间的差异以及单个芯片对该时钟的影响暂时不确定。
CH1：缓冲器输入—3V3 CLK 信号
CH4：缓冲器输出—1V8 CLK 信号
此缓冲器 (SN74LV1T34DCKR) 的 TI 参考设计由 1.8V 供电、SN74LV1T34DCKR 的推荐频率范围为“直流转 15MHz “
客户现有产品参考使用相同的缓冲区、可能存在哪些风险？
已投入生产的产品能否继续使用此设计？
