[参考译文] AM2432：重新连接驱动器后、驱动器通过 Innovance H5U PLC 返回格式错误的数据包。 EtherCAT

我们使用的是 ind_comms_sdk_am243x_09_01_00_03。 将整个项目迁移到 11.0.0.13 速度不会很快。 我将检查如何转储存储器

您好、

您不必迁移到最新的 SDK。 您可以从 ind_comms_sdk_am243x_11_00_00_13\source\industrial_comms\EtherCAT_slave\ICSS_fwhal\firmware\g_v1.3\中挑选固件头、并将其粘贴到工程中的相应路径。

完成此更新后、重新构建 FWHAL 库。   有关升级 EtherCAT 固件步骤的更多详细信息、请参阅 EtherCAT 固件迁移指南。

此致、
Aaron

PRU 更新为 11.0.0.13。 问题仍然存在。

驱动器正常工作时的转储。

e2e.ti.com/.../PRU-dump_5F00_OK.dat

出现格式错误的数据包时转储。

e2e.ti.com/.../PRU-dump_5F00_malform.dat

我注意到 TPDO 和 RPDO 的 FMMU 没有重叠。 这是否与原因有关？

您好、建宇：

是的、我怀疑固件没有针对非交错式 LRW 访问动态增加 TX_START_DELAY。 从日志中、我看到以下内容：

这点 TX_START_DELAY 不会递增、以补偿非交错式 LRW 访问。

作为权变措施、请在｛SDK_INSTALL_DIR｝\source\industrial_comms\EtherCAT_slave\ICSS_fwhal\teescbsp.h 中启用以下宏：  

/*Single datagram accessing contiguous multiple FMMU mapped areas in  a single subdevice for process data
is supported now by TI ESC firmware.
Process path latency in TI ESC is high when this support is active
For specific use cases (4SM with 3 FMMUs or multiple FMMUs (in a given ESC) are not accessed in a single datagram)
process path latency improvement can be achieved by disabling below define */
#define ENABLE_MULTIPLE_SM_ACCESS_IN_SINGLE_DATAGRAM     1

重建 FWHAL 并重新构建应用程序以使更改生效。

此致、
Aaron

e2e.ti.com/.../PRU-dump_5F00_malform2.dat

仍有格式错误的数据包

您好、

仍然存在格式错误的数据包

我没有看到根据上述转储中的读数新值 (0x98) 生效：

确保在重新构建应用之前已重建库。

此外、您还可以确保  TIESC_PORT0_TX_DELAY_200_MHz_clock 在其他器件中也设置为 0x98。

#if ENABLE_MULTIPLE_SM_ACCESS_IN_SINGLE_DATAGRAM
/*  
*    0x98 corresponds to MII port - MII port delay of 760ns
*    0x48 corresponds to MII port - MII port delay of 360ns
*    0x38 corresponds to MII port - MII port delay of 280ns
*/

#define TIESC_PORT0_TX_DELAY_200_MHZ_CLOCK    0x98
#else
#define TIESC_PORT0_TX_DELAY_200_MHZ_CLOCK    0x98
#endif
#define TIESC_PORT1_TX_DELAY_200_MHZ_CLOCK    0x48

此致、
Aaron

格式错误的软件包已消失。 所以我需要使用它作为解决方案吗？

此外、您还可以确定  TIESC_PORT0_TX_DELAY_200_MHz_clock 在其他器件中也设置为 0x98