请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSPM0G1519你好。
我正在通过 DMA 和 LUT 生成 GPIO 数据模式；所有模式都运行良好。
我想更改将 LUT 输出到 GPIO 所需的时间以减小 LUT 大小（不使用填充）。
我一直在动态更改 CLK2X_DIV、它似乎有效；这可能不是“安全“...我是否需要禁用 PLL？
由于分频器位于 PLL 的输出端（而不在反馈环路中）、因此我们希望 CLK2X_DIV 更新相应地同步、以避免任何矮脉冲...？？？？？？
在 TRM 中找不到有关它的任何内容。
代码为：
gSYSPLLConfig.rDivClk2x=0x0F；//div 16 (20MHz)
DL_SYSCTL_configSYSPLL (&gSYSPLLConfig)；
执行 DMA
gSYSPLLConfig.rDivClk2x=0x03；// div 4 (80MHz)
DL_SYSCTL_configSYSPLL (&gSYSPLLConfig)；
--
谢谢
