[参考译文] MSPM0G3518-Q1：在 100kHz/延长 高电平周期时调整 I2C SCL 占空比

据我所知,你不能。 具体来说：TRM (SLAU846C) 第 24.2.1.1 节 提到“SCL_HP 是 SCL 的高相位（必须固定为 4）“。 因此、我期望延长高电平时间的唯一方法是减慢总线速度（增加 CTPR：TPR 的值）。

对于 100kHz 下的 1.1k 上拉电阻、我预计上升时间非常短。 此外、I2C（内部）总线监控器应处理缓慢的 SCL 上升时间【与时钟延展无法区分】。 您看到的是实际故障吗？

尊敬的 Iida：

正如 Bruce 提到的、SCL 的高相和低相分别固定为 4 和 6。 如果不改变频率、就无法延长 SCL 高电平相位。

此致、

Owen

亲爱的欧文·李

感谢您的答复。

SCL_HP 和 SCL_LP 之间 4：6 比率的基础是什么？ 此外、这些值是否​​允许通信时考虑最大 I2C 负载电容 (400pF)？

请提供建议。

亲爱的布鲁斯·麦肯尼：
感谢您的答复。
我相信硬件没有操作问题。 但是、我担心波形质量以及它是否符合您规定的规格。
此外、由于我将当前的 CPU 替换为该器件、因此我正在考虑重复使用该软件并以 100kHz 的频率进行通信。 感谢您的理解。
是否可以通过降低 TSCH (THIGH) 的最小值来保证性能？ 它会有多大的价值？

尊敬的 Iida：

4：6 比率用于满足 I2C 规范 时序要求。 该比率反映了低电平周期需要长于高电平周期、以适应数据转换、外设器件时钟延展以及上升/下降时间不对称的建立和保持时间。

即使在最大额定总线电容 (400pF)（标准和快速模式的行业标准）下、该比率也能确保可靠运行。

此致、

Owen

我相信你正在考虑上述问题:“是否有可能降低 TSCH（大腿）的最小值并保证它? “怎么样?
作为额外信息、BQ7694003 连接到 PCA9548ADBR 所连接的 I2C。 还请考虑 BQ7694003 的 TSCH (THIGH) 最小值。

尊敬的 Iida：

如前所述 不能 按原样更改这些值 固定的 。

根据 BQ769xx0 数据表：

根据 PCA9548A 数据表：

这些高电平和低电平周期与我在前面回复中分享的标准化 I2C 规范相匹配。 请注意、该规格要求使用 最小值 周期为 4.0us。 所以、您观察到的 4.2 μ s 满足了这一条件。

MSPM0G3518 的 I2C 实现完全符合 I2C 规范。

此致、

Owen

尊敬的欧文·李：
非常感谢您之前的答复。

我想再确认一点。

在 I2C 100kHz 下运行时、基于 ARM‑的器件的最小 THIGH 值是多少？

我们的测试条件如下：
我们使用开发板 LP‑MSPM0G3507、MCU 被 MSPM0G3518 取代。

非常感谢您提供的任何澄清。

此致

尊敬的 Iida：

我建议参考特定于器件的数据表或技术参考手册来获取这些信息。

以下是根据 MSPM0G3518-Q1 器件数据表提供的信息：

标准模式 (100kHz) 的最小 THIGH 周期为 4uS。

好极了。

Owen