请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： MSPM0G3507
尊敬的 TI 论坛：
我指的是以下文档：MSPM0G3x0x-Q1 的功能安全手册（SFFS624B–2024 年 3 月–2025 年 8 月修订）和第 5.5 节 CPU。
以下陈述：“用于改进顺序代码执行的预取逻辑和具有四个 64 位高速缓存行的指令缓存“。
这种预取和缓存是否也用于从闪存（而不仅仅是指令）更快地获取数据（如常量，固定指针等）？
提前感谢您的澄清！
