Other Parts Discussed in Thread: TM4C1294KCPDT
我们正在使用 TM4C1294KCPDT 实现板对该产品进行试验。
当 GPIO 端口 PE3 处于高电平输入状态且 PE2 从高电平输入变为低电平时、器件将复位(复位引脚变为低电平)。
这种现象是否符合规格?
我们想知道如何解决这个问题。
提前感谢您。
此致。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: TM4C1294KCPDT
我们正在使用 TM4C1294KCPDT 实现板对该产品进行试验。
当 GPIO 端口 PE3 处于高电平输入状态且 PE2 从高电平输入变为低电平时、器件将复位(复位引脚变为低电平)。
这种现象是否符合规格?
我们想知道如何解决这个问题。
提前感谢您。
此致。
PE2/PE3 未定义为生成重置、因此我的怀疑是 (a) 电气、例如接地短路【首次猜测】或 (b) 逻辑、例如堆栈溢出【第二次猜测】。
对于 (a)、我建议在 PE2/PE3 上使用示波器探头来检查是否存在超出规格的电压电平。
对于 (b)、我建议在 PE2 更改时使用调试器跟随 LED 驱动器的路径。
当我看到“电机“时、我首先想到“噪音“、但我假设发生这种情况时电机处于关闭状态。
勘误表 ADC#13 [Ref 勘误表 (SPMZ850G) 第 9 页]中提到了 PE3、但这仅在将其配置为 AIN0 时才有意义、我在这里预计不会出现这种情况。 根本没有提到 PE2。