[参考译文] ADS1278EVM-PDK：将 ADS1278EVM-PDK 与 ARM 微控制器相连接

您好 Joseph、

否、很遗憾、我们没有任何用于 ADS1278 的示例代码。  如果您可以使用示波器或逻辑分析仪捕获 SPI 帧并共享屏幕截图、我将查看它以了解可能的时序问题。  请捕获/DRDY、SCLK、DOUT1 信号。

此外、我们最近更新了 EVM、因此我不确定您使用的是哪款器件。  请按照下图确认您拥有 V2 版本。

我们还有一款您可能还需要考虑的新一代器件、ADS127L18。  我们有此 ADC 的示例代码。

https://www.ti.com/tool/download/ADS127L18-FPGA-EXAMPLE-CODE

https://www.ti.com/tool/download/ADS127L18-MSPM0-EXAMPLE-CODE

此致、
Keith Nicholas
精密 ADC 应用   

尊敬的 Keith：

感谢您的回答、我一定会探究新一代器件。
同时、我附加了 SPI 帧的时序。 在控制器侧、SPI 时钟设置为 1MHz。 我们在低速模式下使用器件、采用 SPI 离散格式、CLKDIV 引脚打开。 我们使用 V2 EVM。

再次感谢您的帮助！

此致、
Joseph Sutlive

您好 Joseph、

您似乎在使用 Saleae 逻辑分析仪。  请发送*。Sal 逻辑捕获文件。  这将比屏幕截图更容易查看时序。  此外、您的 SCLK 占空比似乎发生了很大变化。  如果可能、增加逻辑分析仪上的采样率。  禁用所有未使用的通道有助于解决此问题。

此外、我不确定您是如何与电路板进行连接的。  请参阅下面的示例设置、并确保正确配置所有信号。

将 ADS1278EVM 连接到外部 MCU 的说明

为了将 ADS1278EVM 电路板与外部控制器一起使用、您需要移除 PHI 板、否则数字线路将由 PHI 板驱动、从而阻止外部 MCU 正常运行。

1. 从外部工作台电源在 J10 上提供+6V 电压。

2. 将跳线 JP1 移动到 27MHz 位置、这将启用板载 27MHz 振荡器。

3. 将跳线 JP2 移动到 EVMCLK 位置、此时会选择板载 27MHz 振荡器。

4. 您可能需要在 J4 上安装跳线、具体取决于您要使用的操作模式。  例如、将 ADC 配置为高速、SPI、TDM、动态模式、然后您需要在 MODE0、MODE1、FORMAT0、FORMAT1 和 FORMAT2 上安装跳线。  CLKDIV 应保持开路（高电平）。

对于 J6 上的 SPI 连接：

1. MISO -> DOUT1

 2. SCLK -> SCLK

3. 将 DIN 连接到 GND、不要悬空。

4、 将/SYNC 连接到 MCU 上的 IO 引脚（实现可靠上电复位所需）、或连接到 IOVDD 以进行测试。

5. 将/DRDY 连接到 MCU 的 IO 引脚。  这是 ADC 的输出、用于指示何时准备好读取数据。  代码应监控此引脚（轮询或中断）并仅在下降沿之后传输数据（图 77）。

此致、
Keith

尊敬的 Keith：  

 我当前使用的 MCU 是光栅 PI 4。 我已将 DRDY 连接到 GPIO、将 SCLK 连接到 SCLK、将 DOUT1 连接到 MISO、并将 SYNC 连接到 3.3V。 我还将 DIN 连接到 GND、 该器件设置为低速模式、SPI 离散格式、fmod = fCLK/40。

 以 100MS/s 的速度对逻辑分析仪进行采样 它显示我无法在此处附加.SAL 文件？ 是否有其他可能的解决方案？

谢谢、
Joseph Sutlive

您好 Joseph、

使用分立模式时将使用全部 8 条 DOUT 线、每个 ADC 通道 1 条。  除非处理器上有 8 个 SPI 端口、否则我认为此模式不适合您。  我建议使用 TDM 模式（固定或动态）、这将通过 DOUT1 引脚交错所有 8 个通道。  但是、出于调试目的、您可以将其保持在离散模式、并专注于正确读取单个 ADC 通道的数据。

我过去可以附加*。Sal 文件、但可能已禁用。  我认为拖放不起作用；如果您尚未执行此操作、请使用 Insert->Image/Video/File 选项。  这可能是值得第二次尝试,以防万一。  此外、您还可以将扩展名更改为*。txt；这可能允许附加该文件、然后我可以将其改回*。Sal 以使用 Logic 软件查看。

如果所有其他操作都失败、请尝试附加另一个映像。  在这种情况下、捕获图像中/DRDY 的下降沿、然后显示 24 个 SCLK 和 DOUT1 线路。  您必须在下一个转换结果准备就绪之前读取该数据。  使用 27MHz 时钟且 fmod = fclk/40 时、您的数据速率将为 10.5ksps。  您需要在小于 94us 转换率周期内读取 24b 结果。  如果在/DRDY 下降沿之后等待太长时间、然后再提供数据时钟输出、则会出现数据损坏的情况。

此外、这可能是输入配置问题。  在此测试用例中、您要测量的输入电压是多少？  如果您可以提供一张有关如何连接输入的草图、这可能会有所帮助。

下一个星期一将不在办公室；我将回答下一个星期二的任何后续问题。

此致、
Keith

e2e.ti.com/.../1kHz_5F00_differential_5F00_2.txte2e.ti.com/.../NC.txte2e.ti.com/.../1kHz_5F00_single_5F00_ended.txt

尊敬的 Keith：

感谢您的帮助、我非常感谢您的帮助。 上传文档时遇到一些问题、但似乎我现在可以上传文本文件/图表。 我有三个不同的输入：一个输入没有与输入的连接、另两个输入在单端（直接从函数发生器到 AINP1 和 GND）和差分（从差分放大器到 AINN1/AINP1）中施加 1kHz 正弦波。

根据您所说的内容、我遇到了一些与时钟相关的问题、这些问题可能更多地出在 MCU 方面。 我一直在尝试解决这里的问题；我是否需要采取任何措施来更好地驱动输入端？

感谢您的帮助、
Joseph Sutlive