[参考译文] AM13E23019：TRM 的 ADC 一章中存在不一致之处

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

部件号： AM13E23019

您好！

当我们开始使用 ADC 外设时、在 TRM 中发现了一些不一致性（2026 年 1 月修订版）：

“图 16-2. SOC 方框图“指定了 SOC 的以下配置：

同样、在之前的对话中、我们通过 TRM 的不同部分（16.3.3 触发操作、来自 MCPWM 触发器的 16.4.1 单次转换等）进行了沟通。

但是、ADCSOCxCTL 寄存器中只有两个可用的字段是：

这使得缺少的选项仅可配置每个序列发生器、并且一些 TRM 章节被淘汰。

是否可以在一个序列发生器内加载不同的 ACQPS/SAMPCAPRESET？

2. 不同数量的 SOC：

在某些地方（例如，“图 16-1. ADC 模块方框图“）SOC 数量指定为 32 (0-31)、而实数似乎是 16 (0-15)

3. SOCPRIORITY

寄存器 ADCSOCPRIORITYCTL 不可用、并且该寄存器的 SOCPRIORITY 字段也不可用。这使得“16.5 ADC 转换优先级“中的大量信息成为过时的内容。

这意味着只能使用不同的序列发生器来实现不同的优先级？

4. ADCSEQCTL.SEQPREEMPT

TRM 提到 2 种可能的先兆行为：

在我们之前的讨论中、我们被告知可以配置第三个选项----等待/继续进行中的顺序。因为这似乎是不可能的,我想澄清的行为:

假设我们有一个快速的高优先级 SEQ0 和慢速的低优先级 SEQ1。如果 SEQ0 触发频率很高、则每次完成 SEQ0 后都会重新启动 SEQ1、可能永远不会完成？

5. 缺少 ADCINx 映射

在 TRM/数据表中、我们缺少了 ADCINx 与实际信号（引脚/内部布线）的映射关系。

BR、
Oleksandr

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Oleksandr：

感谢您就此问题与我们联系。自 1 月份发布以来、我们对 ADC 章节进行了各种更新、这些更新将在未来几周内发布在新版本中。

顶层方框图对 ADC 进行了最准确的描述、并删除了其他不准确的无序列发生器 SoC 控制相关图/详细信息。

1) SoC 仅控制通道选择和窗口比较器使能功能。 ACQPS 和 SAMPCAPRST 按序列发生器进行控制。

2) 您回答正确、只有 16 个 SoC、我将确保图表和相关内容得到更新以反映。

3) 您回答正确、SoC 优先级由序列发生器顺序配置控制。此处没有循环概念（最近一章中删除了相关详细信息）。默认情况下、SOC0 具有最高优先级、SOC15 具有最低优先级、这是不可配置的。相反、优先级由序列发生器顺序控制。

4) 是的,这种行为是可能的。配置序列发生器顺序和预先运行的行为时必须格外小心。如果您可以提供预期用例的确切详细信息、我可以将此信息转发给我们的软件专家、以确定解决此问题的正确方法。

5) 数据表的 ADCx 和模拟信号说明表中都提供了 ADC 引脚映射。

此致、

Zackary Fleenor

基于 Arm 的微控制器（参考译文帖）(Read Only)