[参考译文] AM2612：AM2612 FSITX 时序特性

admin

Other Parts Discussed in Thread: AM2612

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号： AM2612

尊敬的团队：

在我的设计中、我通过 FSI 接口将 am2612 MCU 连接到 FPGA。我正在进行时序分析以了解可以具有多少建立时间和保持时间。但 FSI TX 的时序特性对我来说并不清楚。

提前感谢您的帮助、

Y.Zhao

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Y.Zhao：

FSIT2 — 是的，它是在焊盘上测量的

FSIT2 指定实际的脉冲宽度 FSITX_CLK 输出 （高相和低相）、定义为 0.5P±1ns （其中 P 是时钟周期）[1]。这捕获了器件焊盘上物理时钟信号上存在的实际占空比失真。

FSIT3 是从得到的延迟 实际 FSITX_CLK 边沿 （上升或下降）到时间 FSITX_Dx 数据变为有效、指定为 0.25P±2ns [1]。时序图（数据表中的图 6-24）确认 FSIT3 是从输出时钟波形的实际转换中测得的、而不是从理想化内部基准[1]。

这意味着 FSIT2 捕获的占空比失真已反映在 FSIT3 测量中 。可以开始了不会在构建时序预算时、需要单独降低 FSIT3 的占空比效应。

为了在 FPGA 接收器进行设置/保持分析、可以直接使用：

参数	它能为您提供什么	规格要求
FSIT2	焊盘上的时钟脉冲宽度（占空比）	0.5P±1ns
FSIT3	PAD 上时钟边沿之后的数据有效延迟	0.25P±2ns

在此处、添加您的 PCB 布线延迟偏斜 （时钟与数据）并与 FPGA 的输入建立和保持要求进行比较、以确定时序裕量。

另请注意 AM2612 提供的一些功能 可编程延迟补偿 (FSIT4–FSI47)、这可以帮助您在裕度很小的情况下调整偏斜[1]。每个延迟元件都会增加 0.3ns–1ns 的增量延迟[1]。

如果您需要在完整的时序预算计算方面获得进一步的帮助、则了解您使用的目标 FSI 时钟频率和特定 FPGA 器件/系列会很有用。

此致、

Zackary Fleenor