[参考译文] AM263P4-Q1：混淆 AM263P4-CC 的 RTI 源选择 (RTI0_CLK_SRC_SEL)

admin

Other Parts Discussed in Thread: SYSCONFIG

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号： AM263P4-Q1
主题： SysConfig 中讨论的其他器件

尊敬的团队：

根据寄存器说明、用于为相应 RTI 选择源时钟的选择行如下所示。混淆为 (0x444 - DPLL_CORE_HSDIV0_CLKOUT0 = 400MHz)

但是、当我在 TRM 中检查 RTI0_CLK_SRC_SEL 时（表 6-29）、配置选项（续）(DPLL_CORE_HSDIV0_CLKOUT1 = 500MHz)

请通过正确的源选择来阐明这一点、我是否可以通过使用特定寄存器的 0x444 值进行配置来获得 400MHz。

此致、

Shilpa.

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Shilpa、

使用 DPLL_CORE_HSDIV0_CLKOUT1 将为您提供 400MHz 的时钟。也可与 SysConfig 的时钟树进行交叉验证：

您可以使用 0x444 选择 400MHz 时钟、并根据需要选择分频器。

此致、
Shaunak

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Shaunak：

我正在努力选择 RTI 的源时钟 (MSS_RCM_RTI0_CLK_SRC_SEL 寄存器（偏移= 114h）)、寄存器中的以下位表示 RTI 的源时钟

(11：0 -> RTI0_CLK_SRC_SEL_CLKSRCSEL)、因此如果我将其配置为 0x444 - DPLL_CORE_HSDIV0_CLKOUT0。那么我将根据这样得到 400MHz 作为来自内核的源时钟频率？？

但是、根据 TRM、第节（6.4.3.3 时钟选择）
表 6-29 列出了不同时钟外设时钟的时钟源、分频器和门控选择的配置选项。对于 RTI0_CLK_SRC_SEL、不存在选项 DPLL_CORE_HSDIV0_CLKOUT0。

RTI0_CLK_GCM_CLKSRC_SEL 是可选选项是 DPLL_CORE_HSDIV0_CLKOUT1 仅存在、因此 AM263Px 寄存器附录和 TRM 的源选择选项存在混淆。

请在 TRM 和 AM263Px 寄存器附录文档中对此进行澄清。

此致、

Shilpa.

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Shilpa、

似乎有一个错误。我会开一张票来纠正这个问题。

我们应该使用 DPLL_CORE_HSDIV0_CLKOUT1 作为 TRM 中所述的正确源。从其他器件重复使用寄存器附录时可能存在错误、但 RTI 集成到 AM263Px 器件的方式是 DPLL_CORE_HSDIV0_CLKOUT1。

此致、
Shaunak

基于 Arm 的微控制器（参考译文帖）(Read Only)