[参考译文] AM2434：AM243x：EtherCAT PHY 复位的替代 GPIO 引脚选择 (tisc_addOnBoardResetSequence)

GPIO_RESET_ICSS0_PHY1 GPIO_RESET_ICSS0_PHY2 应将和信号分配给 PIN 和 GPMC0_CLK / R17 GPMC0_ADVn_ALE / P16。

这些信号取决于电路板、没有特定于 ESC 的信号 — 从技术角度而言，您可以在此处映射任何免费的 GPIO

尊敬的 Sahar：

为了直接回答您的后续问题、以下正是引脚分配的端到端工作方式

当前 EVM SysConfig 配置：

SDK 示例在 SysConfig 中配置两个 GPIO 实例以进行 PHY 复位：

这是电路板无法使用的两个引脚。

如何连接到 PHY 复位电路

信号路径为：

SoC GPIO (GPMC0_CLK / GPMC0_ADVn_ALE) with respect to the add-on board schematic:
  → AND gate combined with MCU_PORz
  → PHY0_RESET_N / PHY1_RESET_N
  → DP83826 RST_N (pin 32)

与门 GPIO 输入侧的 10kΩ 下拉电阻确保 PHY 在上电时保持在复位状态。 0 在 SysConfig 中、的默认值意味着 GPIO 初始化为低电平（RESET 置为有效）、直到 tiesc_addOnBoardResetSequence() 运行切换序列。

在定制电路板上进行更改

1. 在 Sysconfig 中、保留两个名为“Accently CONFIG_GPIO_31 and CONFIG_GPIO_32 （完全和）“的 GPIO 实例。软件会使用这些名称。
2. 仅将 GPIO 外设 引脚分配从 GPMC0_CLK/R17 和更 GPMC0_ADVn_ALE/P16 改为器件上的任意两个支持 GPIO 的自由引脚。
3. 使所有其他设置保持相同：方向= 输出、默认值= 0、拉取= 无拉取。
4. 重新生成 SysConfig 文件以匹配您的新引脚。
5. 在硬件端、将这些新的 SoC 引脚路由到 DP83826 （或使用的任何 PHY） RST_N 线路（理想情况下，通过参考原理图中的相同与门+下拉模式实现安全的电源时序）。

不需要更改 tiescsoc.c:561-574。 希望您有该附加电路板的原理图。

此致、
Aaron