[参考译文] AM2634：AM2634COLFHAZCZR + DP83869–定制电路板原理图审阅申请

你（们）好  

我们将从 MCU 方面回顾、但 PHY 团队需要检查 PHY 端原理图、请使用 PHY 器件型号提交单独的主题。

你好 Nilabh Anand

感谢您的答复。

我们想申请我们的 TI 团队

谢谢你

您好、

我们目前正在审核、请留出一些时间来获取我们的反馈

此致、

彼得

您好、

我们仍在审查设计

此致、

彼得

尊敬的 Peter：

我们热切期待您对原理图审阅的答复。

我们有几个问题、希望您给予指导：

1. 您能否证实我们设计中实施的复位机制是否正确？ 具体而言、我们想了解在完成软件配置后、PORz 复位信号是否会复位整个控制器和所有相关外设。
2. 我们还期待与您一起查看我们的软件配置。 如前所述、我们希望验证我们的以太网软件配置是否与硬件设计一致、以便我们可以成功实现 ping 通信并继续进行以太网验证测试。

您对硬件原理图和软件配置的审查和反馈意见非常感谢、因为它们对我们的启动和调试活动至关重要。

我们期待您的答复。

此致、
Phanendra  

尊敬的 Peter：
请就此作出回应。 我们急切地等待着这件事

尊敬的 Phanendra：

感谢您的耐心。 请参阅我的评论

1.电源和时序控制

• 是否正确设计了所有电压轨 (1.1V/1.8V/3.3V)？
• AM2634 和 DP83869 的电源时序顺序是否正确？
• 去耦电容器的放置和值是否正确？

对于 DP83869、您将特意提供 1.2V 电压、该电压略高于 1.1V 电源轨的 1.1V 输入、另外、PHY 将在双电源模式下生成 1.8V 电源轨。  

2. RGMII 接口

• AM2634 DP83869 之间的 RGMII 信号连接是否正确？
• 是否应该在 DP83869 上使用内部延迟或外部延迟？
• RGMII 线路上是否需要串联终端电阻器？

连接看起来不错、您还应该在 DP83869 RGMII 中启用内部可编程端接阻抗。 这取决于电路板、但如果布线长度不是太长、那么这就足够了

3.时钟网络

• DP83869 的 25MHz 晶体电路设计是否正确？
• 负载电容器值对于晶体是否正确？

时钟看起来不错、由于在设计中仅使用 2 个输出、因此您可能会发现一个缓冲器减少了 IO。 您还可以在设计中添加一个可选连接、该连接利用来自 AM2634 的 CLKOUT0 信号驱动 PHY CLK、而不需要时钟缓冲器、您可以通过仅将时钟馈送到 AM2634 MCU 来简化设计

4. PHY 搭接引脚配置

• PHY 地址 搭接引脚配置是否正确？
• 是否 通过配置 (strap) 引脚正确选择了 RGMII 模式？
• 默认情况下是否启用自动协商？

您将需要与 PHY 团队核实该配置、他们为您提供了一个计算器、用于确定 PHY Strap 配置对于您需要的所有功能是否准确

5.复位电路

• AM2634 和 DP83869 的复位时序是否正确？
• MCU 和 PHY 之间的复位序列是否正确？

我 在您的设计中看不到 RGMII1_RESETn 信号的来源

6.引导模式引脚

• AM2634 引导模式引脚配置是否正确？
• 对上拉/下拉值有任何疑问？

设计中的这一部分与上一个版本相比是否发生了更改？  

此致、

彼得

您好、Peter

您好、Peter：

对于 RGMII1_RESETn 信号、我们使用热复位和 PORz 复位信号驱动 RGMII 复位。

您能否确认在 RGMII1_RESETn 信号上提供 1.2V 是否存在任何问题？

除此之外、我们希望其余的设计方面可以考虑在内。 我们一直面临与 RGMII 接口相关的问题、尤其是与 TX/RX 数据和时钟线相关的问题。 感谢您对复位实施的反馈以及您对以太网设计的任何其他观察。

感谢您的支持。

此致、
Phanendra

尊敬的 Phenandra：

我目前出差外出、当我回到办公室时、我会帮助回答您的问题

此致、

彼得

您好、

我目前正在出差回来、关注论坛问题。 我很快就会回复您

此致、

彼得

您好、Peter：

您能查看这封电子邮件附带的项目 Gerber 文件和 PCB 布局 PDF 吗？

在我们继续进行 PCB 制造之前、您的反馈和确认非常感谢。 如果您有任何意见或建议、请告知我们、以便我们能够在发布制造设计之前将其纳入。

感谢您的支持。
e2e.ti.com/.../BLIS_2D00_CUST_2D005F00_BLIS_5F00_CUSTOM_5F00_BOARD_5F00_REV03_2D00_29062026_2D00_172.pdf

此致、
Phanendra

尊敬的 Phanendra：

从布局的角度来看、设计没有太大问题。 请参阅我的一些评论

• 验证以太网连接器 RJ45 中的集成磁性元件是否正确
• 部分项目符号是在 MCU 和 PHY 之间插入的 — 偏移过孔以改善接地连接
• 验证 DP DM 信号的布线长度匹配

此致、

彼得

您好、Peter：

感谢您对共享文件的确认。  
1.我们已经使用了 Phy 团队建议的 RJ45 如果您有任何建议,请告诉我们
2.我们已经进行了布局模拟,一切看起来都很好。 如果有任何事情,请建议在布局.
请确认我们正在进行制造

尊敬的 Phanendra：

我对该设计没有任何额外的反馈

此致、

彼得