This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
我们使用 TM4C1237H6PM 的 GPIO 点 PF0至 PF4来驱动复合晶体管阵列(TI SN75468)。 在 ESD 测试期间,我们发现放电似乎与达林顿的端口引脚相耦合,并在某种程度上改变了引脚的配置或功能。 放电前,它们工作正常。 放电后,接通的引脚功能关闭,或者可能是三个表示。 它们通常会被轻微的电流泄漏锁定。 重新声明“开”无助于事。 断言“关闭”,然后再次断言“打开”,将 GPIO 引脚恢复为正常功能。 此外,将 GPIO 引脚短路到地电位也会使其恢复正常功能。 当其中一个 GPIO 引脚处于此状态时,我们的供电电流似乎也会增加到最高。
在复合晶体管和 GPIO 引脚之间放置电阻似乎可以解决问题,将每个端口引脚的电容放置到接地也是如此,但似乎需要>0.1uF。 我们目前的假设是,ESD 放电似乎与接地并通过达林顿的保护二极管返回。 向设备耦合附近的接地导线或平面放电,如果没有这些缓解措施之一,则会导致问题。
一些问题:
谢谢,
迈克
嗨,迈克,
我认为您可能会遇到 GPIO #10勘误表。 您的解决方法实际上与此勘误表的建议相符。 请参见下文。