[参考译文] TMS570LS1114：TI 芯片 TMS570LS1114的 PLL 锁定问题？

您提到了我们之前阅读过的 TMS570LS111 4技术参考手册、包括10.5.3和10.5.4。 根据10.4.4、我们还研究并操作了 PLL 故障恢复、但仍然存在故障问题。 由于我们的产品是安全功能领域的产品、并且具有特殊性、因此绝对不允许出现 PLL 故障、也就是说、无法执行 PLL 故障恢复操作、那么我们为什么要更加关注这个问题呢？

PLL 故障意味着 PLL 输出过快或过慢、并且 FPGA 确实捕获 CPU 的外部输出频率和 GLBSTAT 状态寄存器的值。 参见图 1和图 为了便于观察、CPU_eclk 的频率被分成9个子频率并输出到 FPGA。 但为什么 PLL 输出太快或太慢？

我们的 PLL 操作如下：

在我们的程序中、由于使用了引导、总共调用了三次_c_int00函数、因此 PLL 配置了三次、但三次配置的输出频率是相同的、也就是说、PLL 配置寄存器的值是相同的。 最后两种配置只需重新关断并启用 PLL、而在第三次启用之后、PLL 寄存器不再运行。

图中显示了以下两个图。 1和2。 图 1显示了当 FPGA 检测到 CPU_ECLK 时 CPU 的输出频率有多快。 图 2显示 CPU 的输出频率从180MHz 变为10MHz。

主振荡器的配置频率为180MHz、通过 PLL 频率加倍从外部晶体振荡器10MHz 获得。

管理振荡器故障：PLL 为旁路解锁、不执行其他操作、如图1中的红色框所示；具体配置如图1、2和3所示。

器件型号：TMS570LS1114

TI 芯片 TMS570LS1114的 PLL 失锁。 请查看产品线 BU 以获取帮助。 第一次发现 PLL 锁定问题称为1 #板、第二次发现 PLL 锁定问题称为2 #板。 PLL 通常为180m。 在 PLL 被解锁并且外部晶体振荡器为10M 后、外部晶体振荡器运行。 详情如下：

1、1#电路板

问题：PLL 在正常运行一段时间后将被锁定(时间可能是几个小时、几天)。

故障测试和校正过程：

根据 TMS570ls1114的 SPNZ218C 更正表中的 SSWF021 #问题的权变措施、对代码进行了修改和测试。 修改后的 TMS570中未发生 PLL 锁定故障。 但我们已恢复原始代码、即未添加任何代码处理、PLL 锁定失败再次发生。 因此、无法确定添加变通办法代码是否有效。

现有疑问：

根据错误表的解释、添加权变措施主要是为了解决上电时 PLL 启动的问题。 图中的错误 1和图 2说明它不是为了解决 PLL 锁定问题。 我们想确认更正中的 SSWF021 #45是否可以解决 PLL 锁定问题？ 根据之前的情况、假定添加权变措施代码可能无法解决 PLL 锁定问题、但 PLL 锁定失败的原因未知。 根据错误说明、一旦 PLL 电源被锁定、就不会出现 PLL 锁定问题。 我们的问题是、在 PLL 正常工作一段时间后、PLL 将锁定、这与 TI 指令不符。

更正表 SPNZ218C 是第一张图片，更正表 spna133a 是第二张图片。

2、2#电路板

现有问题：第一个问题是电路板无法启动、第二个问题是 PLL 将失锁。

故障测试和校正过程：在确认系统复位和电源正常的情况下、启动期间不会打印数据、并推断 PLL 未启动。 根据 SPNZ218C 更正表中 SSWF021 #的变通办法修改代码。 权变措施代码被添加到可在加电时运行的首次启动中。 2 #电路板可在加电时运行。 开始。 然而、PLL 锁定仍然存在。

问题：上面的操作显示了权变措施代码解决了 PLL 启动问题、这与错误语句是一致的。 2#板的应用代码与1#板的应用代码相同、但1#板中没有 PLL 启动问题。 请帮助分析这种现象的原因、2 #板的 PLL 将在一段时间内(几个小时、几天、最多13天)丢失锁定、这暂时无法解决2 #板的 PLL 锁定问题。

PLL 损耗锁定现象和恢复

根据10.4.4、我们还研究并操作了 PLL 故障恢复、但仍然存在故障问题。 由于我们的产品是安全功能领域的产品、并且具有特殊性、因此绝对不允许出现 PLL 故障、也就是说、无法执行 PLL 故障恢复操作、那么我们为什么要更加关注这个问题呢？

3.2PLL 故障意味着 PLL 输出过快或过慢、并且 FPGA 确实捕获 CPU 的外部输出频率和 GLBSTAT 状态寄存器的值。 参见图 1和图 为了便于观察、CPU_eclk 的频率被分成9个子频率并输出到 FPGA。 但为什么 PLL 输出太快或太慢？

3.3我们的 PLL 操作如下：

在我们的程序中、由于使用了引导、总共调用了三次_c_int00函数、因此 PLL 配置了三次、但三次配置的输出频率是相同的、也就是说、PLL 配置寄存器的值是相同的。 最后两种配置只需重新关断并启用 PLL、而在第三次启用之后、PLL 寄存器不再运行。

3.4 PLL 寄存器无需任何进一步操作即可配置

图中显示了以下两个图。 1和2。 图 1显示了当 FPGA 检测到 CPU_ECLK 时 CPU 的输出频率有多快。 图 2显示 CPU 的输出频率从180MHz 变为10MHz。

请帮助分析上述现象以确认1. 更正列表(SPNZ218C)中 SSWF021 #的变通办法是否有助于解决 PLL 锁定问题？ 2.如何解决 PLL 锁定问题？ PLL 锁定失败的原因是什么

以前的员额没有得到有效答复

您好！

SSWF0221#45的权变措施解决了某些部件上的 PLL 无法启动的问题。 它不能解决 PLL 在运行期间失去锁定的问题。 如果检测到振荡器故障、或者如果 PLL 配置与用于运行的配置(NR、NF 或 ODPLL 设置)相比发生了显著变化、PLL 可能会失去锁定功能。

进一步调试的一些建议：

1. 您可以将调试器配置为在写入 PLL 控制寄存器1时停止。 这将帮助您识别软件中写入 PLLCTL1寄存器的所有位置。 然后、您可以比较正在写入的值、以确保这些值符合预期。
2. 您可以使用"时钟测试模式"将不同的时钟源和域输出到 ECLK 引脚。 请输出 HF LPO 以确保它大约为9.6MHz (典型值)。
3. 使能对检测到的振荡器故障的响应。 例如、振荡器故障复位。 然后监视 nRST 引脚、以查看是否发出振荡器故障信号。

此致、

Sunil

你(们)好，Sunil

我读取 GLBSTAT 的状态， 位0   是检测到的振荡器故障，但我读取的值始终为零，所以我要确保它不会出现 振荡器故障。

你(们)好，Sunil

1. 在配置了 system.c 函数的 PLL 配置中、在进入主函数之前、主函数中不再有 PLL 寄存器的操作。 接下来、我将检查 PLL 寄存器以查看是否有任何更改。
2. 我将确认 HF LPO 是否约为9.6MHZ
3. 通过读取 GLBSTAT 寄存器的状态、BIT0是振荡器的故障标志、并且找不到 BIT0等于1；但是、FBSLIP 或 RFSLIP 等于1
4. 我将更改 PLL 的故障配置。

将配置从图1更改为图2、然后重试

                                                            图1.

图2.

您好！

您对调试有任何更新吗？ 您是否找到了对 PLL 控制寄存器的所有写入？

此致、

Sunil