您好！
我正在使用 Hercules TMS570LC43x 开发套件来模拟未来电路板的软件。 我对时钟配置有以下要求：
- 240MHz 时的 GCLK。
- HCLK 为120MHz。
- VCLK 为40MHz。
我还使用以下参数启用 SCI1作为串行调试输出：
－波特率为115200。
- 1个停止位。
8位长度。
由于40MHz VCLK 输入时钟、HALCoGen (04.07.01)会自动将预分频寄存器的值配置为21。 该值与技术参考手册一致。
在构建和执行代码后、我会在终端上观察到无效字符、这意味着串行线路的输出频率可能不正确。 使用示波器进行的快速测量表明、频率稳定且接近170 MHz。 这是一个惊喜、因为我以前使用过具有多种时钟配置的 SCI1、但从未发现任何问题。
我将参考配置修改为修改后的配置。 我只需更改 VCLK1分频器、将频率从40MHz 修改为60MHz。 因此、HALCoGen 将 SCI1的预分频寄存器从21更新为32以满足要求、并且工作正常。
我不明白为什么原始配置会导致不良的串行输出频率。 有关时钟和 SCI 模块的所有约束似乎都已满足。
我将这2个项目作为附加文件放置、以帮助您进行调查。
此致、
