This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] EK-TM4C1294XL:使用内部电压基准时、混淆注释表25-58模拟比较器

Guru**** 1866200 points
Other Parts Discussed in Thread: INA240, LM3S8971
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/580016/ek-tm4c1294xl-confusing-note-table-25-58-analog-comparator-when-using-internal-voltage-reference

器件型号:EK-TM4C1294XL
主题中讨论的其他器件:INA240LM3S8971

注意:C。模拟比较器的外部电压输入被设计成高度敏感并且会受到外部影响
电路板上的噪声。 因此、必须在空闲状态期间将 VINP 和 VINN 设置为不同的电压电平、以确保
模拟比较器触发器未启用。 如果使用内部电压基准、则应将其设置为1/2 Vs
电平。

计算中间电源电平1.7V 的比较器跳闸点可将电流电平设置  为比我们的15安培快速作用保险丝高17安培。

当   有两个表用于设置 各种不同 的阈值时、为什么要为内部电压基准设置中间电源电平?

阈值:(RNG=0/1表27-60/61)设置内部电阻器阈值电平。  

有什么想法吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 BP101:

    我的解释是、在空闲状态下、假设比较器已启用但您未进行比较、VINN 大部分处于0V 或3.3V 的稳态。 如果 VINP 在中点选择内部基准、那么它可以避免错误触发中断。 当然、如果我不使用比较器来避免任何错误触发、我会刚刚禁用比较器。

    请告诉我您是如何得出17A 的?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    [引用用户="Charles Tsaa"]如果 VINP 选择的是中级内部基准,则可以避免错误触发中断[/quot]

    ADC 触发/中断 被禁用。 实际上、令我惊讶        的是、当 ACSRCP 基准阈值设置得远高于此处所示的值时、3个模拟比较器输出传递低至+/- 200-300mv 的 PWM 信号。  比较  器输出信号为干净的12.5kHz PWM、不仅是雪或随机噪声、还不够高、无法达到跳闸点。 然而、其他分立式比较器 允许 低于 AGND 的电压为-200mV 或更多。   数据表似乎并未说明   有关 Cn+/-输入最小电压= AGND 的全部事实、或者其他地方有问题。 在所有比较器 都是模拟感应输入并且许多模拟信号过零之后。   

    模拟 比较器多路复用器中的某些配置可能不正确?   

    COMP_REF_0_825V:12.2最小值、13.3理想值、14.4最大值。

    ROM_ComparatorRefSet (COMP_BASE、COMP_REF_0_825V); 

    必须已在  数据表中使用表22-4公式、而10mV/安培在我的注释中、我记得通过  数学公式计算此跳闸点。

    典型比较器配置:

    ROM_ComparatorConfigure (COMP_BASE,0,(COMP_TRIG_NONE |
    COMP_ASRCP_REF | COMP_OUTPUT 反相); 

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 BP101、

    您参考的注释是建议、当您设计系统时、如果您使用内部基准、如果您设计的系统使关键跳闸电压接近中点范围、则它不会受到电源噪声的影响。 无论是 AGND 上还是 VDDA 上的噪声都由内部电阻梯缩放。 您的系统可能无法灵活地调节输入电压。

    您看到的误跳闸问题很可能是由于某些信号或电源高于 VDDA 或低于 GNDA。 是的、您预计可以容忍低于接地值200mV 的压降。 但是、在200mV 时、ESD 保护二极管开始导通、并从基板上拉电荷、从而改变内部 AGND、导致内部基准电压相对于输入电压下降。 通过示波器、您可能不会看到严重的电压下冲、原因有两个。 首先、它可能是一个非常短的尖峰(比较器反应非常快)。 其次、电压由 ESD 保护二极管钳制。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob:

    我只是升级到 INA240电流监控器、它的 AGND 以下500mV 或更多。  通过 DMM 检查 Launch Pad 发现 VDD 的接地电阻为240欧姆、新 的 LP 为9.7k 或更高。 VDD 问题还会导致 PWM 中出现较大的空洞、我在下面报告了非常长的主题论坛链接。 我已将旧的批次运行 LP/RA2器    件替换为后续批次运行 LP/RA2 (TM4C1294NCPDTi3) MCU。

    https://e2e.ti.com/support/microcontrollers/tiva_arm/f/908/t/559156

    您能否解释两个电路板上的模拟比较器输出为何传递远低于内部比较器跳闸阈值的 PWM 信号?  我不记得 在使用外部比较器 NJM2901并使用 LM3S8971 MCU 测试类似的 PWM 故障系统时看到800mV 或更高的输出信号。   当 VINP 被连接至内部基准时、VINN 输入的这种泄漏是正常的吗? 将在该 线程中添加比较器输出的示波器捕获。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    实际上、VREFA+基准在新的 LaunchPad 上的模拟比较器输出上显示了(12.5kHz PWM)的脉冲。 回想一下、它是具有 VDD 问题的坏 LP 比较器输出上的原始 PWM。 新的 LP 具有 R41=10k、 并联(0.01/1uf)去耦电容器(CF)、可将 VREFA+与 VDD 隔离。 为 R41选择10k、以减少流入 VDD 的 PWM 反馈并保持330ua 标称限值、因为 R41为0R0 (无限制)。

    有什么想法或建议?

    CH1:VREFA+、CH2:模拟比较器输出。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 BP101:
    如果我按照您的说法进行操作、您会看到上面的波形叠加在比较器的输出端和 VREFA+上、这种振铃与您驱动的 PWM 相同。 是这样吗? 如果确实如此、我希望您也能在 Launchpad 的 VDD 和 VDDA 上看到这种情况。 解决方案不是将 VREFA+与 VDDA 和 VDD 用10K 欧姆隔离。 这将导致模数转换给出错误的值、并且可能无法解决问题。 VREFA+在模数转换期间会消耗440uA 的电流。 10K 欧姆电阻器会将基准电压降至接近零、从而为您提供无意义的模数转换读数。

    比较器输出在低电平时与 GND 耦合、在高电平时与 VDD 耦合。 如果这些电源线上存在噪声、则会在比较器输出上出现噪声。 如果您使用 PWM 快速切换大电流、则会产生大磁场。 磁场将耦合到附近的环路并在其上产生电压尖峰。 任何非双绞线(信号和接地)或屏蔽的导线都将拾取这些感应电压尖峰、并将其传递到信号的其余部分以进出器件。 即使示波器探针尖端和示波器接地线之间的环路也会拾取电压、这些电压将在示波器上显示为电压尖峰。 如果您有一根导线从 Launchpad 上的比较器输出端导线或一根导线进入比较器输入端、则这些导线很可能会拾取该噪声。 使用正确实施的双绞线可能会显著减少问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Bob Crosby"] VREFA+在模数转换期间会消耗440uA 的电流。 10K 欧姆电阻器会将基准电压降至接近零、从而为您提供无意义的模数转换读数。
    [/报价]

    实际上、440ua 是在不破坏 VREFA+轨的情况  下允许的最大基准电流、而不是需要最大电流。 基准电压保持+3v34、但电流有限 、仅为330ua、由于电源隔离 和添加  连接到 VREFA 的去耦电容(CF)、ADC 读取更加稳定。 根据数据表、当向 VREFA+添加外部基准时、必须将其限制为330ua、因此  当 VREFA+通过 R41连接到 VDD 时、似乎存在相同的条件。  

      图15-8方框图中没有显示内部 VREFP 稳压器。  Tivaware 文本使声明存在内部稳压 器、但这似乎与提供的相反证据相反相悖。 因此 、在任何情况下(VDDA 或 VFREA+)、VREFP 似乎都 不会受到330ua 的影响。    

    [引用 user="Bob Crosby"]比较器输出在低电平时与 GND 耦合、在高电平时与 VDD 耦合。 如果这些电源线上存在噪声、则比较器输出将显示该噪声。[/quot]

    必须同意  您 的评估。 我看到的是、即使      在 R41=10k 且(CF)被添加后、逆变器反激式脉冲也会以150ms 的间隔突发流入+24直流电源轨、12.5kHz PWM 脉冲也会感染 VREFA+。  坏的240欧姆 VDD Launch Pad 进一步加剧了这一问题。