请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LC4357 您好！
我们计划使用 EMIF 与外部器件(FPGA)进行通信、以访问其寄存器。 据我所知、从 EMIF 的角度来看、这将被管理为异步访问。
我正在寻找可设置的最大 VCLK3频率：
- 它是否为150MHz、如 TMS570LC4357数据表的"6.6.2时钟域"章节所示(请参阅表5-2)。 时钟域时序规范")？
- 是100MHz、因为"表6-38中的"tc (CLK)"最小值为10ns。 EMIF 同步存储器开关特性"？ >>那么、tc (CLK)上的这个约束是否只适用于同步访问？
来自我们团队中的 FPGA 设计人员、使用 EMIF 时钟信号(如果可用)看起来很有趣、即使对于异步访问也是如此：
- 无论 EMIF 配置如何、您是否确认在任何时候输出 EMIF_CLK 信号？
- 如果 VCLK3可配置为150MHz、该引脚是否能够输出150MHz 的信号？
此致、
盖尔
