主题中讨论的其他器件:TM4C123
大家好、
我有疑问。
请参阅 TM4C123系列微型计算机的 GPIO#10勘误表。
是否有容易出现此勘误 GPIO#10的引脚?
与我的客户进行 ESD 测试时、仅在特定端口上出现与勘误 GPIO#10类似的症状。
此端口是否在内部连接到模拟外设、是否容易受到影响?
此致、
Maekawa
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我有疑问。
请参阅 TM4C123系列微型计算机的 GPIO#10勘误表。
是否有容易出现此勘误 GPIO#10的引脚?
与我的客户进行 ESD 测试时、仅在特定端口上出现与勘误 GPIO#10类似的症状。
此端口是否在内部连接到模拟外设、是否容易受到影响?
此致、
Maekawa
[引用 user="Bob Crosby"]最容易受到影响的3.3V 电源引脚旁边的 I/O 引脚。
这场无休止的"战斗"(所有半企业都喜欢)没有任何令人厌恶的迹象。 在提高处理速度的同时、缩减后的"芯片内部"变得(甚至)更容易受到"ESD"的影响/易受攻击。
也许感兴趣的是-在另一家(大型)半公司工作-我们注意到、"与3V3电源引脚最远的 I/O 引脚"证明是"最易受影响的"。 (我们认为这些"更长"的信号路径会产生较高的阻抗) 在您所举的实例中-由于"过流"、降低阻抗(通过最小的布线行程)是否可能导致 ESD 器件故障?
这可能突出显示了在"板级"降低 ESD 水平的"价值"、并且不会(过于依赖) MCU 的保护电路(单独使用)来执行"重 ESD 吸收/提升!"