请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：RM44L920 我尝试以尽可能高的时间分辨率运行 PWM。 我的 VCLK4是90MHz。
我想使用未缩放的 VCLK4作为 PWM 模块的输入时钟。 但是、当我将 TBCTL 设置为没有缩放时、(TBCTL = 0x0000)时基非常长。 如果我进行2分频、我得到一个45 MHz 的时基时钟、一切都很好。 是否有必须设置的位或其他设置才能实现完整的 VCLK4时钟速率、或者 VCLK4上是否必须使用最小刻度？
感谢您的任何想法。
