[参考译文] TM4C1294NCPDT：连接到四路 SPI 闪存

[报价用户="Pavitra Ramanjama]I 需要将 1 Gbit (128兆字节) 3.0V SPI 闪存的 S70FL01GS 连接到 Tiva 微处理器。  [/报价]

通常-当尝试某种操作(新/异常)时-最佳信息驻留在(MCU 和从器件的数据表中)。

公司/我还没有使用"双芯片"芯片(除非在不知情的情况下)、因此我只能建议"攻击方法"。

"双芯片"芯片供应商是否提供了(典型)接口图-用于对首选接口进行建模？   此外、有时应用示例会指定"配合"器件、从而使您能够比较"成功匹配"与 TM4C 的功能能力。

创建如此具体的"接口 需求"可能是明智的-只有在您令人信服地确定"需求"(真正)是必需的之后-并且可能会取得合理的成功。    (否则-你有效地将车放在马前面-从不是"最好的"想法。)

有许多-四位、双位和单位 SPI 存储器-这些存储器已经过验证-其中一些甚至在此处进行了识别/报告。    (论坛搜索显示)

[引用 USER="Pavitra Ramanjama]*这是双芯片。 两个芯片选择来为内存访问操作选择另外一个芯片。[/quot]

我认为，这应该不在这里也不在那里。 它应该看起来就像连接到接口的两个芯片、并且在电气上也与两个芯片非常相似。

有一点要注意的 是、通过从 SPI 改为四路 SPI、您已经从同步串行总线转向同步并行总线。 这将需要在布局方面更加小心、尤其是 在您可能想要使用的高速率下。

Robert

您好、Robert、

"双芯片"(几乎)可能会由于改进的(全部在一个芯片上)信号匹配而启用" 8位同步并行总线"？ 现在、我不知道有任何 ARM MCU 能够"正式支持"两个这样的"四通道 SPI 端口"运行"同步和并行"。 (一家供应商的代表暗示这是"遥远的"-我没有其他知识... 然而、双裸片(可能)正在对这一可能的发展发挥作用。 (可能)

[引用 USER="CB1_MOBILE "]由于改进了信号匹配(全部在一个芯片上)，“双芯片”(几乎)可能启用了“8位同步并行总线”？[/引用]

我对此表示怀疑。 我尚未检查引脚排列、但我怀疑两个裸片的 I/O 线路位于同一个引脚。

[引用 USER="CB1_MOBILE "]现在我不知道任何能够"正式支持"两个这样的"四通道 SPI 端口"运行"同步和并行"的 ARM MCU。 [/报价]

我也不是、我的雷达上没有四路 SPI。 不过、请不要明白为什么需要它。

Robert

[引述 USER="Robert Adsett">我也不是这样、但我的雷达上没有四路 SPI。 但不明白为什么有必要这样做。

我可以通过以下几种方式阅读该写作：

• 您不明白为什么"Quad SPI"优于"Plain Jain"(1 Lonely bit) SPI。    更宽的数据路径肯定会实现"更高的有效"比特传输速率"。

或

• 您看不到为什么"八通道 SPI"[(c) 2017、CB1、保留所有权利] 优于"四通道 SPI"。   如果可以采用"四通道 SPI"-则2倍更宽的数据路径(到8位)可扩展该优势...

我们必须注意、海报声称的"需求"未证明足以带来他的回应...

[引用 USER="CB1_MOBILE "]

或

• 您看不到为什么"八通道 SPI"[(c) 2017、CB1、保留所有权利] 优于"四通道 SPI"。   如果可以采用"四通道 SPI"-则2倍更宽的数据路径(到8位)可扩展该优势...

[/报价]

就是这样。 但是、如果您受速度要求的驱动、那么更传统的标准并行接口或更复杂的串行接口就足够了。 在我看来、使用 SPI 开发新的并行接口并不令人信服。

[引用 USER="CB1_MOBILE "]我们必须注意，海报声称的"需要"证明不足以引起他的反应。[/引用]

是的、几乎是小饰品的声音。 我怀疑所需的信息在第一个或第二个答复中。

Robert

5月记录显示、"使用的海报词汇词具有"弯曲"的含义："    (由破解人员提供的解释- CB1只是 "报告")

• 需要(希望-但(真的)只是一个"长射/长梦"。)
• 简单(仅在"其他人"被分配海报的任务/作业时使用)
• FAST (对无行为能力的帮助者施加进一步的"动机/操纵")
• 紧急(海报尚未开始-将 BUCK 传递给此处-"避免"更好地描述了海报的行为)  

四通道-甚至是(标志性) "Octal SPI" [(c) 2017、CB1、保留所有权利]消除 了(假定)多路复用器/数据并行总线所需的多路信号分离器芯片   当接近65KB 时- 8个添加的地址行必须"找到/聚合"-因此似乎"八进制 SPI"溢出：

• 去复用 IC -通常需要将地址与数据分离
• 8添加了地址行  
• 和(满足) "字节数据而不是半字节"的"明确偏好"

5  月1日-实现此类"八通道 SPI"的创建-完善地扩展(可能即将完成) SPI crüe…    

[引用 USER="CB1_MOBILE "]四路-甚至是(标志性的) "八路 SPI" [(c) 2017、CB1、保留所有权利]消除 了(假定的)多路复用器/数据并行总线所需的多路信号分离器芯片[/引用]

这是一种实现方法、但软件假设、如果采用这种方法、您还可以为地址行使用计数器。执行一次写入以加载基址(并清除计数器)、然后执行任意数量的连续读取或写入。 这基本上就是 SPI 存储器已经在工作的方式。

直接寻址(如您所述、而不是计数器所述)的优势在于、在任何具有足够内存的系统上、您已经释放了内存总线、否则您将没有足够的内存来实现所需的额外速度。 您可以立即随机访问任何位置。 现在、当您的芯片在芯片上具有10兆的 RAM 时、微积分可能会改变。

但是、我实际上想到的是 ATA、它本质上是为此目的而设计的、或者如果它太慢、您可以转到 SATA。  在 ATA 已存在时，我看不到重新启动的实用程序。

Robert

再次-您已经反驳了/说得好且周到的观点。

这就是说、从"单比特 SPI "到"四大兄弟"存在(强)移动、打开了"再四比特！"的大门。

我们将再次看到，无姓名/无脸的代表(不在这里)表示(在审讯期间)"这种情况正在(高度)考虑之中！"

这是我在 TI EE 论坛上看到的第一个 Trema。 很好！

(无法找到 您的# kiss-kiss-forever！ 标记...)