[参考译文] TMS570LS3137：复位期间的 I/O 引脚状态

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/664833/tms570ls3137-i-o-pin-state-during-reset

器件型号：TMS570LS3137

您好！

我对 nPORRST 有效期间的 I/O 引脚状态有疑问。数据表显示、I/O 引脚被配置为输入、内部上拉/下拉处于数据表第4.3节中定义的"复位拉状态"。

我的问题与第4.3节中定义的 nPORRST 期间 I/O 引脚状态所需的 VCC 和 VCCIO 电压电平有关。将第5.4节中的表格更改成了正确。建议的 VCC 工作条件为1.14V 至1.32V、VCCIO 为3V 至3.6V。为了保证 I/O 引脚在 nPORRST 期间被设定为输入、并且它们的内部上拉电阻处于激活状态、VCC 和 VCCIO 是否需要处于第5.4节定义的电压范围内、或者它们是否在范围之外？

如果它们可以超出这些范围、那么这些范围是什么？

例如、在 VCC 和 VCCIO 达到第5.4节中定义的最小电平之前加电期间、nPORRST 已经被激活。当 nPORRST 为低电平时、即使在 VCC 和 VCCIO 达到其5.4节最低电平之前、是否保证 I/O 引脚处于输入状态且激活了内部拉电流？如果是、这可以保证从0V 一直到什么是最小值？

如果 VCC 和 VCCIO 超过其第5.4节的最大电平、您能否提供当 nPORRST 为低电平时 I/O 引脚状态的类似信息？

谢谢、

Scott

7 年多前