请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LC4357 您好！
我们目前正在使用 TMS570LC4357 组件进行开发。
通过分析数据表"SPNS195C"、我们可以在§5.10.2 "输出时序"中找到 表5-6中的"TD (parallel_out)"时序、但 在上面的相关图5-5中、并未描述时序。
您的第一个答案如下：“此延迟仅在表5-6中定义，而不在任何图中描述。”
但是、我们需要有关这个有趣的时间的更多信息。
实际上、图5-5始终显示上升和下降时序(VOH 和 VOH 之间的低电平和高电平转换)、 但我们的理解是、这个"TD (parallel_out)"时序不包含在这个图中、并且一定不能包含在这个图中、这是因为图描述了一个输出、这个时序似乎是两个输出同时写入寄存器中的差分延迟。
这是正确的还是有其他解释？
此致、
Christopher
