[参考译文] SW-EK-TM4C1294XL：ADC 块时钟

您好 BP101：

15.3.2.7语句正确、其中 ADC0和 ADC1将以相同的速率共享相同的时钟源。 下面是 ADC0和 ADC1的另一个时钟树视图。 您可以看到时钟源是相同的、N 分频器将同时应用 ADC0/ADC1。

BP101、

查尔斯是对的。 数据表中的时钟树是正确的。 它甚至在 ADCClockConfigSet()函数的文档中解释说 ADC 时钟配置只针对 ADC0_BASE 完成。 ADC1的 ADCCC 寄存器不执行任何操作。

尊敬的 Bob：

然而 、寄存器66与  写入 的共用 ADC 块 时钟的数字和文本直接相矛盾、请注意 "并非所有器件上都有可用的值"语句。  最近发现的 ADC1 ADCPP 寄存 器位字段(9：4通道) RO 表示24个通道可用。 这也是 ADC1未正确配置的另一个令人震惊的赝像、因为它不是一个记录在案的勘误表。

不喜欢 Fact 寄存器66基址与主时钟树图和后续文本相矛盾。   我不想 相信 文本源 、因为外设基 址偏移量控制器件。  似乎 编写了数据表分析文本、但未考虑为 ADC1时钟源指定的基址。  也许技术写作人员通过 直接使用主时钟树获取有关 ADC1的信息而形成了支持？

为什么有人认为寄存器偏移地址 不正确甚至不需要？

然而、是什么使文本正确且 REG 66 ADC1基址不正确？ 如果时钟确实是共享的、那么使用 ADCCC 基址 RW (0x4003.9000)是否不正确？

也许有人忘记在 ADCClockConfigSet()中添加配置 ADC1 ADCCC RW 位 CLKDIV 9：4、CS 3：0的同时添加代码？ 作为调用点的 ADC 模块通过/要求 ADC 模块基址、但没有断言以拒绝 ADC1基址。

您好、Charles、

但是、如果我们检查 ADC1；ADCCC、 CLKDIV 位 为0x1、 则仅当 SW 不首先配置 ADC1时钟源时。 单凭这一点似乎与 ADC0/1共用同一时钟源的任何和所有先前的信念相矛盾。 自行检查、如果先前尝试在 ADC1序列发生 器上使用 PWM0 GEN 触发器、则会导致 ADC1结果快速变化。 如果我们允许 ADC0时钟源运行480MHz (CLKDIV=1)、我们将获得 快速采样、就像未配置 ADC1时钟源(CLKDIV=1)而 ADC1 CLKDIV=15时一样。  通常 同意这两种情况  、但 ADC1 随机返回 非常高的值 样本  MCU AGND 引脚连接到 PCB AGND 平面、而 DGND 布线运行、但从 PWM0 Gen1触发的 ADC0样本 没有问题。   

 自行测试问题：

ui32Config0 = ADCClockConfigGet (ADC0_base、&ui32ClockDiv0)；
ui32Config1 = ADCClockConfigGet (ADC1_base、&ui32ClockDiv1)；
UARTprintf (">ADC0-VCO/DIV->:%i\r\n"、 ui32ClockDiv0)；
UARTprintf (">ADC1-VCO/DIV->:%i\r\n"、ui32ClockDiv1)； 

我将重新绘制数据表中时钟树形图中已显示的内容。 就是这样。 ADC0 ADCCC 寄存器中的 CLKDIV 和 CS 字段用于将 ADCCLK 配置为 ADC0 AD ADC1。 ADC1控制器中的 CLKDIV 和 CS、即使 ADCCLK 与 ADC1转换器没有关系。 如果您不想相信它、则由您决定。