主题中讨论的其他器件:LM3S8971、 EK-TM4C1294XL、 INA240、 TM4C1294NCPDT
无论 PLL 时钟速率30-60MHz 是多少 、当 PWM0以高于24V 的电压驱动逆变器时、似乎 USB0都会随机断开 USB0大容量驱动器端点。 与 PLLdiv=8 (30Mhz)相比、它看起来甚至是24V 直流且 PLLdiv=4 (60MHz) USB 时钟更稳定。 然而 、端点以任一种方式快速断开 从线性 电源降压/+3V3 LDO 到 MCU 和 PWM 逆变器的电势。
这似乎更多地是 VDDC 噪声的硬件问题。 PCB 迹线 VDDC 引脚是短 型、根据 TM4C129x 设计规则、电容器放置在引脚旁边的电容器为3.3uF/100N、使用数字接地迹线而不 是围绕 AGND。
MCU 内部+2v2 LDO 是 USB0电源吗? 3.3uf 是否有可能是过高的选择 、PWM0应该 在 VDDC 上产生瞬态? 在典型 MCU 条件下、PWM0驱动高压逆变器时建议使用什么 VDDC 电容值? 是否已经根据 PWM0实际驱动 HV 逆变器的 VDDC 实验室测试确定了这一点? 这 是可疑的数据表披露 MIA、还是 我们对今天的期望太高?
