This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1294KCPDT:模拟比较器 C0+阈值

Guru**** 2481875 points
Other Parts Discussed in Thread: INA240

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/699236/tm4c1294kcpdt-analog-comparator-c0-threshold

器件型号:TM4C1294KCPDT
主题中讨论的其他器件:INA240

当 C0+为 所有压实器提供外部基准电压时、应如何处理未使用的模拟比较器输入 C1+、C2+输入引脚?

如果将这些未使用的输入悬空、是否会导致 比较器 Cn-输入结构上的随机噪声? 当 C0+配置为  通过 GPIO 端口 C6提供外部+VREF 阈值时、比较器块是否在内部接地未使用的 Cn-引脚?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    为了避免模拟导通栅极上的电容耦合噪声、我建议您不要为 C1+和 C2+配置引脚。 这样、引脚上的信号和电压比较器之间就有两个通门。 第一个是输入信号多路复用器、第二个是模拟比较器模块中的模拟通门。 那么、将这些引脚用作 GPIO 或用于不同的外设应该是安全的。 如果未使用引脚、则首选做法是将其接地。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob:

    [引用 user="Bob Crosby">我建议您不要为 C1+和 C2+配置引脚。 [/报价]

    这是一个问题、因为引脚未进行配置、但仍是内部比较器块的一部分。

    那么、+ve 输入 是三态的、MCU 封装引脚上的相邻模拟信号 不能进入 IN+输入?

    奇怪 的是、将外部10k WPD 添加到 C2-模拟输入有助于减少 误触发  、但 C2-始终是三个 OR'D MnFault 源的干扰源。  无论 模拟比较器 XOR 配置为 OD、最后一个 OR'd M2fault 源中仍有少量电流。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Bob:

    延迟响应的拓扑。 因此、您对瞬态的一些评估是部分正确的、其中 C0+ VREF 旁路电路对 C2-输入的阈值有一定影响。 通常、MCU 引脚附近的0.01uF 电容足以停止阈值触发、但更明显的是、并非总是如此。 因此、使 CON XOR 输出 OD 在这方面似乎有所帮助、但不完全是。

    长事件短接 C0+旁路0.1uf 将 C2-输入触发点阈值降低约450mv。 注意到的缺点是 C2-输入上的同一感知故障条件可能会锁定 MCU。 也许 INA240输出有时微不足道、但与其他信号相比、信号在运行期间表现良好。 我们甚至在所有 INA240的差分输入上都有 Johanson EMI 陶瓷滤波器。